半导体器件及其制备方法与流程

技术特征：
1.一种半导体器件的制备方法，其特征在于，包括：提供半导体衬底，所述半导体衬底内形成有有源区和位于所述有源区之间的沟槽隔离结构；于所述有源区内形成第一凹槽；于所述第一凹槽内填充形成与所述有源区互为反型掺杂的反型多晶硅层；形成第二凹槽，所述第二凹槽贯穿所述反型多晶硅层和部分所述半导体衬底，保留位于所述第二凹槽侧面的部分所述反型多晶硅层；于所述第二凹槽内形成埋入式字线结构。2.根据权利要求1所述的半导体器件的制备方法，其特征在于，在于所述有源区形成所述第一凹槽的步骤之前，包括以下步骤：于所述半导体衬底表面形成图形化的掩膜层。3.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述第一凹槽的深度为20nm-150nm，所述第一凹槽的宽度为30nm-100nm。4.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述第二凹槽的深度为50nm-300nm，所述第二凹槽的宽度为20nm-50nm。5.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述形成埋入式字线结构包括：于所述第二凹槽的表面形成栅极氧化层；于所述栅极氧化层表面形成栅极阻挡层，所述栅极阻挡层覆盖所述栅极氧化层底面和部分侧面；于所述栅极阻挡层表面形成栅极导电层，所述栅极导电层填充部分所述第二凹槽；于所述栅极阻挡层和栅极导电层上形成绝缘填充层，所述绝缘填充层填充剩余所述第二凹槽。6.根据权利要求5所述的半导体器件的制备方法，其特征在于，所述形成栅极阻挡层和所述形成栅极导电层的步骤包括：于所述栅极氧化层表面形成初级阻挡层；于所述初级阻挡层表面形成初级导电层并填充所述第二凹槽；去除部分所述初级导电层和初级阻挡层，保留位于所述第二凹槽底部区域的部分初级导电层和初级阻挡层以形成所述栅极阻挡层和所述栅极导电层。7.根据权利要求6所述的半导体器件的制备方法，其特征在于，在去除部分所述初级导电层和初级阻挡层的步骤中，去除的部分所述初级导电层和所述初级阻挡层的高度为20nm-150nm。8.根据权利要求5所述的半导体器件的制备方法，其特征在于，所述栅极导电层和所述栅极阻挡层的上表面平齐，且所述栅极阻挡层的上表面不低于位于所述第二凹槽侧面的部分所述反型多晶硅层的下表面。9.一种半导体器件，其特征在于，包括：半导体衬底，所述半导体衬底设有有源区和位于所述有源区之间的沟槽隔离结构；埋入式字线结构，所述埋入式字线结构位于所述有源区内；反型多晶硅层，所述反型多晶硅层位于所述埋入式字线结构的侧面且与所述有源区互为反型掺杂。
10.根据权利要求9所述的半导体器件，其特征在于，所述埋入式字线结构包括：栅极氧化层、栅极阻挡层和栅极导电层以及绝缘填充层，所述栅极阻挡层位于所述栅极导电层表面，所述绝缘填充层位于所述栅极导电层和所述栅极阻挡层上方，所述栅极氧化层位于所述栅极阻挡层和所述绝缘填充层表面。11.根据权利要求10所述的半导体器件，其特征在于，所述栅极阻挡层的上表面与所述栅极导电层的上表面平齐且不低于所述反型多晶硅层的下表面。12.根据权利要求10所述的半导体器件，其特征在于，所述反型多晶硅层的上表面与所述栅极氧化层的上表面平齐，所述反型多晶硅层的厚度为5nm-25nm，所述反型多晶硅层的高度为20nm-150nm。13.根据权利要求10所述的半导体器件，其特征在于，所述栅极阻挡层的厚度为2nm-7nm。

技术总结
该发明公开了一种半导体器件及其制备方法，所述半导体器件的制备方法包括：提供半导体衬底，所述半导体衬底内形成有有源区和位于所述有源区之间的沟槽隔离结构；于所述有源区内形成第一凹槽；于所述第一凹槽内填充形成与所述有源区互为反型掺杂的反型多晶硅层；形成第二凹槽，所述第二凹槽贯穿所述多晶硅层和部分所述半导体衬底，保留位于所述第二凹槽侧面的部分所述反型多晶硅层；于所述第二凹槽内形成埋入式字线结构。根据本发明实施例的半导体器件制备方法，能够降低半导体器件的GIDL电流，提高半导体器件的性能和可靠性。提高半导体器件的性能和可靠性。提高半导体器件的性能和可靠性。


技术研发人员：陆勇 吴公一 沈宏坤 庞秋虎
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2020.09.16
技术公布日：2022/4/1