一种半导体器件及其制备方法、存储器和存储系统与流程

1.本发明总体上涉及电子器件，并且更具体的，涉及一种半导体器件及其制备方法、存储器和存储系统。


背景技术：

2.随着3d nand的堆叠层数越来越多，比如大于200层，栅极层和层间绝缘层的厚度越来越小，沟道结构的尺寸越来越大。沟道结构的尺寸越来越大会导致沟道结构之间的间距变小。在去除堆叠层中的层间牺牲层之后，形成空腔的厚度变小，同时沟道结构之间的间距变小，这都将会导致在空腔中沉积栅极层时出现气隙或空隙。
3.栅极层中具有气隙，会导致栅极层中的氟气体向上下层间绝缘层扩散、向沟道结构中扩散，以及向阵列共源极中扩散。扩散的氟会侵蚀或攻击这些结构使其遭到破坏，进而导致失效。


技术实现要素：

4.本发明的目的在于提供一种半导体器件及其制备方法、存储器和存储系统，旨在降低栅极层中氟的扩散。
5.第一方面，本发明提供一种半导体器件，包括：
6.衬底；
7.位于所述衬底上的堆叠结构，所述堆叠结构包括交替堆叠设置的栅极层和层间绝缘层；
8.贯穿所述堆叠结构的沟道结构；
9.其中，所述栅极层包括第一栅极结构、第二栅极结构和位于所述第一栅极结构和所述第二栅极结构之间的第一阻挡层。
10.进一步优选的，所述半导体器件还包括：
11.位于所述栅极层的外表面的第二阻挡层和介质层，所述第二阻挡层位于所述介质层和所述第一栅极结构之间；
12.其中，所述介质层位于所述第二阻挡层和所述层间绝缘层之间，以及位于所述第二阻挡层和所述沟道结构之间。
13.进一步优选的，所述第一阻挡层和所述第二阻挡层的材料为氮化钛或氮化钨。
14.进一步优选的，所述半导体器件还包括：
15.贯穿所述堆叠结构的栅线缝隙；
16.依次填充所述栅线缝隙的绝缘层和导电层，所述绝缘层与所述第一阻挡层和所述第二栅极结构连接。
17.第二方面，本发明提供一种半导体器件的制备方法，所述制备方法包括：
18.提供衬底；
19.在所述衬底上形成堆叠层，所述堆叠层包括交替层叠设置的层间牺牲层和层间绝
缘层；
20.形成贯穿所述堆叠层的沟道结构；
21.去除所述层间牺牲层，以形成第一空腔；
22.于所述第一空腔内形成第一栅极结构；在所述第一栅极结构中形成第二空腔；
23.在所述第二空腔内依次形成第一阻挡层和第二栅极结构。
24.进一步优选的，所述第一栅极结构中形成有气隙；所述在所述第一栅极结构中形成第二空腔的步骤，包括：
25.对所述第一栅极结构进行回蚀，以扩大或打开所述气隙形成所述第二空腔。
26.进一步优选的，所述对所述第一栅极结构进行回蚀的步骤之后，所述制备方法还包括：
27.对所述第一栅极结构进行第一次加热处理，以释放氟气体。
28.进一步优选的，所述于所述第一空腔内形成第一栅极结构的步骤之前，所述制备方法还包括：
29.在所述第一空腔内依次沉积介质层和第二阻挡层，所述第二阻挡层位于所述介质层和所述第一栅极结构之间。
30.进一步优选的，所述第二阻挡层的材料为氮化钛或氮化钨。
31.进一步优选的，所述在所述第二空腔内依次形成第一阻挡层和第二栅极结构的步骤，包括：
32.在所述第二空腔中和所述层间绝缘层暴露的表面沉积所述第一阻挡层；
33.在所述第一阻挡层的表面沉积所述第二栅极结构；
34.去除位于所述第二空腔外的所述第二栅极结构，且保留位于所述第二空腔内的所述第二栅极结构；
35.去除位于所述第二空腔外的所述第一阻挡层，且保留位于所述第二空腔内的所述第一阻挡层。
36.进一步优选的，所述在所述第二空腔内依次形成第一阻挡层和第二栅极结构的步骤之后，所述制备方法还包括：
37.对所述第二栅极结构进行第二次加热处理，以释放氟气体。
38.进一步优选的，所述去除所述层间牺牲层，以形成第一空腔的步骤包括：
39.形成贯穿所述堆叠层的栅线缝隙；
40.通过所述栅线缝隙对所述层间牺牲层进行刻蚀，以去除所述层间牺牲层形成所述第一空腔。
41.第三方面，本发明提供一种存储器，包括上述第一项至第四项中任一项所述的半导体器件。
42.第四方面，本发明提供一种存储系统，包括：
43.上述第三方面所述的存储器；
44.控制器，所述控制器与所述存储器电连接，用于控制所述存储器存储数据。
45.本发明的有益效果是：提供一种半导体器件及其制备方法、存储器和存储系统，先在衬底上形成堆叠层，该堆叠层包括交替层叠设置的层间牺牲层和层间绝缘层，再形成贯穿堆叠层的沟道结构，然后去除层间牺牲层形成第一空腔，并在第一空腔中形成第一栅极
结构。接着在第一栅极结构中形成第二空腔，最后在第二空腔内依次形成第一阻挡层和第二栅极结构。本发明通过形成位于第一栅极结构和第二栅极结构之间的第一阻挡层，能够有效降低氟的侵蚀。
附图说明
46.下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
47.图1是本发明实施例提供的半导体器件的制备方法的流程示意图；
48.图2-图10是本发明实施例提供的半导体器件在制备过程中的结构示意图；
49.图11是本发明实施例提供的存储器的结构示意框图；
50.图12是本发明实施例提供的存储系统的结构示意框图。
具体实施方式
51.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
52.应当理解，虽然这里可使用术语第一、第二等描述各种组件，但这些组件不应受限于这些术语。这些术语用于使一个组件区别于另一个组件。例如，第一组件可以称为第二组件，类似地，第二组件可以称为第一组件，而不背离本发明的范围。
53.应当理解，当称一个组件在另一个组件“上”、“连接”另一个组件时，它可以直接在另一个组件上或者连接另一个组件，或者还可以存在插入的组件。其他的用于描述组件之间关系的词语应当以类似的方式解释。
54.如本文所使用的，术语“层”是指包括具有厚度的区域的材料部分。层具有顶侧和底侧，其中层的底侧相对靠近衬底，而顶侧相对远离衬底。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均匀或不均匀连续结构的区域。例如，层可以位于连续结构的顶面和底面之间或在顶面和底面处的任何一组水平平面之间。层可以水平、垂直和/或沿着锥形表面延伸。衬底可以是层，其中可以包括一层或多层，和/或可以在其上、上方和/或其下具有一层或多层。层可以包括多个层。例如，互连层可以包括一个或多个导电层和触点层(其中形成有触点、互连线以及一个或多个电介质层。
55.如本文所使用的，术语“半导体器件”是指一种在横向定向的衬底上具有垂直定向的阵列结构的半导体器件，使得阵列结构相对于衬底在垂直方向上延伸。本文以笛卡尔坐标系来表示器件的方向，例如，以“x”和“y”表示平行于衬底的平面，以“z”表述垂直于衬底的方向。
56.需要说明的是，本发明实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更复杂。
57.请参阅图1，图1是本发明实施例提供的半导体器件的制备方法的流程示意图。请同时参阅图2-图10，图2-图10是本发明实施例提供的半导体器件在制备过程中的结构示意图，即每个图代表一个制备阶段的结构，图2-图10为随着制备过程的进行依次呈现的结构。该制备方法包括以下步骤s1-s7。
58.请参见图1中的步骤s1-s3和图2。
59.步骤s1：提供衬底10。
60.衬底10可以为半导体衬底，例如可以为硅(si)、锗(ge)、sige衬底、绝缘体上硅(silicon on insulator，soi)或绝缘体上锗(germanium on insulator，goi)等。该半导体衬底还可以为包括其他元素半导体或者化合物半导体的衬底，还可以为堆叠层，例如si/sige等。
61.步骤s2：在所述衬底10上形成堆叠层20，所述堆叠层20包括交替层叠设置的层间牺牲层202和层间绝缘层201。
62.堆叠层20包括沿垂直于衬底10的方向(z)交替层叠的层间绝缘层201和层间牺牲层202，层间绝缘层201可以为氧化硅，层间牺牲层202可以为氮化硅。层间绝缘层201和层间牺牲层202具有不同的刻蚀选择性。层间绝缘层201和层间牺牲层202的形成方法包括但不限于化学气相沉积(chemical vapor deposition,cvd)、原子层沉积(atom layer deposition,ald)和物理气相沉积(physical vapor deposition,pvd)等。
63.层间牺牲层202在后续工艺中会被置换成栅极层。所述堆叠层20的层数例如可以为8层、32层、64层、以及更高的层数(比如超过200层)，堆叠的层数越多，越能提高存储器件的集成度。但是堆叠的层数越多，需要沟道结构的尺寸越大(即沟道结构之间的间距越小)，且层间牺牲层202的厚度越薄，这会导致沉积栅极材料时产生气隙。
64.步骤s3：形成贯穿所述堆叠层20的沟道结构30。
65.可以在堆叠层20上旋涂光刻胶，通过曝光显示等步骤形成图案化的光刻胶层，光刻胶图案可以由掩模板确定；然后根据光刻胶图案对堆叠层20进行刻蚀形成沟道孔，刻蚀的工艺窗口由沟道孔的直径决定，刻蚀方法可以是干法蚀刻，也可以是湿法蚀刻；接着在沟道孔中依次沉积存储层(包括依次沉积的阻挡绝缘层31、电荷俘获层32和隧穿绝缘层33)、沟道层34和绝缘物35，以形成沟道结构30，所述沟道结构30的数量可以为多个。
66.其中，阻挡绝缘层31和隧穿绝缘层33的示例性材料为氧化硅，电荷俘获层32的示例性材料为氮化硅，形成氧化硅-氮化硅-氧化硅(ono)结构。沟道层34的示例性结构为多晶硅，绝缘物35可以为氧化硅，但可以理解这些层可以选择其他材料。
67.在一实施例中，该制备方法还包括形成位于衬底10中与所述沟道层34连接的外延层341。
68.在另一实施例中，沟道结构30延伸至衬底10中，该制备方法还包括：1)去除所述衬底10露出沟道结构30的端部；2)然后通过刻蚀工艺去除沟道结构30端部的存储层而露出沟道层34；3)最后形成覆盖沟道层34和堆叠层20的共源极层，以实现沟道层34的共源极连接。
69.请参见图1中的步骤s4和图2-图3。
70.步骤s4：去除所述层间牺牲层202，以形成第一空腔203。
71.该步骤s4可以包括：1)如图2所示，形成贯穿所述堆叠层20的栅线缝隙40；2)如图3所示，通过所述栅线缝隙40对所述层间牺牲层202进行刻蚀，以去除所述层间牺牲层202形
成所述第一空腔203。由于层间绝缘层201和层间牺牲层202具有刻蚀选择性，所以刻蚀液从栅线缝隙40进入可以将整层的层间牺牲层202完全刻蚀掉形成第一空腔203，而层间绝缘层201保留，因此第一空腔203与层间绝缘层201交替设置形成堆叠层21。
72.请参见图1中的步骤s5、图4和图5a-图5c。图5a、图5b和图5c显示的是同一个结构的不同截面的结构示意图，其中图5a显示的是图4中在第一空腔203处的横向截面结构示意图，需要说明的是图4中没有显示出气隙的结构。图5b显示的是图5a中沿b-b1处的截面结构示意图，图5c显示的是图5a中沿a-a1处的截面结构示意图。
73.步骤s5：于所述第一空腔203内形成第一栅极结构206。
74.如图4和图5a-图5c所示，可以采用上述任一种沉积工艺在第一空腔203内沉积第一栅极结构206，可见此时第一栅极结构206还没有完全填满第一空腔203。第一栅极结构206可以包括金属，诸如钨(w)，还可以包括多晶硅或者金属硅化物，例如从钴(co)、镍(ni)、铪(hf)、铂(pt)、w和钛(ti)中选择的金属硅化物。
75.在沉积第一栅极结构206的过程中，第一栅极结构206从栅线缝隙40进入到第一空腔203，由于沟道结构30之间的间距和第一空腔203的厚度较小，即第一空腔203的体积较小，导致在沉积第一栅极结构206的过程中容易形成气隙2061。所述气隙2061在垂直于所述衬底10的截面近似为椭圆形。
76.如图5a所示，第一栅极结构206是从第一空腔203的内表面开始沉积，形成气隙2061也可以说是第一栅极结构206提前封口，导致气隙2061中没有填充第一栅极结构206。另外，靠近栅线缝隙40的位置也还未形成第一栅极结构206。
77.在一实施例中，如图4和图5a-图5c所示，在步骤s5之前，该制备方法还包括：在所述第一空腔203内依次沉积介质层204和第二阻挡层205，所述第二阻挡层205位于所述介质层204和所述第一栅极结构206之间。介质层204主要是为了实现第一栅极结构206与沟道结构30之间的电隔离，还可以防止第一栅极结构206中的金属原子向外扩散。第二阻挡层205用于阻挡第一栅极结构206的氟扩散，以及增加第一栅极结构206与介质层204的粘附性。其中，介质层204的材料可以包括三氧化二铝(al2o3)和氧化铪(hfo2)其中至少之一，第二阻挡层205的材料可以为氮化钛或氮化钨。
78.具体的，如图4所示，以一层第一空腔203中的介质层204为例，所述介质层204包括上表面2041、下表面2042和侧面2043，所述上表面2041和所述下表面2042与所述层间绝缘层201接触，所述侧面2043与所述沟道结构30接触。进一步的，在沟道结构30和栅线缝隙40之间，介质层204还包括连接部2044，所述连接部2044位于层间绝缘层201与栅线缝隙40的交界面，以将各层第一空腔203内的介质层204连接起来。第二阻挡层205和第一栅极结构206依次沉积在所述介质层204的表面，即第二阻挡层205和第一栅极结构206也覆盖层间绝缘层201与栅线缝隙40的交界面。
79.请参见图1中的步骤s6和图6a-图6c。图6a显示的是图5a经过步骤s6之后的结构，图6b显示的是图6a中沿b-b1处的截面结构示意图，图6c显示的是图6a中沿a-a1处的截面结构示意图。
80.步骤s6：在所述第一栅极结构206中形成第二空腔207。
81.在本实施例中，可以通过控制第一栅极结构206的沉积时间直至该气隙2061即将或刚好封口时，停止沉积所述第一栅极结构206，然后对所述第一栅极结构206进行回刻蚀。
当该气隙2061还未封口时，对所述第一栅极结构206进行回蚀可以扩大气隙2061的开口；当气隙2061刚刚封口时，对所述第一栅极结构206进行回蚀可以打开气隙2061形成开口。扩大或打开该气隙2061后，可以使得气隙2061和还未形成第一栅极结构206的位置连通形成第二空腔207，换句话说，所述第二空腔207形成在所述气隙2061处且与所述栅线缝隙40连通。其中，对所述第一栅极结构206进行回蚀的方法可以包括干法刻蚀或湿法刻蚀。
82.进一步的，对第一栅极结构206进行回蚀，还可以同时去除位于层间绝缘层201与栅线缝隙40交界处的部分第一栅极结构206，使得第一栅极结构206位于所述第一空腔203内。
83.该制备方法还可以包括：对第二阻挡层205进行刻蚀，以去除位于层间绝缘层201与栅线缝隙40交界处(或位于介质层204的连接部2044上)的部分第二阻挡层205，使得所述第二阻挡层205位于第一空腔203内，由于第二阻挡层205可以导电，这样可以避免不同栅极层之间漏电。优选的，第二阻挡层205和第一栅极结构206在靠近栅线缝隙40的端部齐平。
84.在一实施例中，在步骤s6或回蚀工艺之后，所述制备方法还包括：对所述第一栅极结构206进行第一次加热处理，以释放氟气体。
85.请参见图1中的步骤s7、图7a-图7c、图8a-图8c和图9。图7a显示的是图6a经过步骤s7中形成第一阻挡层208之后的结构，图7b显示的是图7a中沿b-b1处的截面结构示意图，图7c显示的是图7a中沿a-a1处的截面结构示意图。图8a显示的是图7a经过步骤s7中形成第二栅极结构209之后的结构，图8b显示的是图8a中沿b-b1处的截面结构示意图，图8c显示的是图8a中沿a-a1处的截面结构示意图。图9显示的是去除图8a中栅线缝隙40中的第二栅极结构209之后的结构。
86.步骤s7：在所述第二空腔207内依次形成第一阻挡层208和第二栅极结构209。
87.在一实施例中，如图7a-图7c所示，先在所述第二空腔207内和层间绝缘层201暴露的表面沉积第一阻挡层208，第一阻挡层208可以有效降低氟的侵蚀。接着。如图8a-图8c所示，然后可以采用上述任一种沉积工艺在第二空腔207中或第一阻挡层208的表面沉积第二栅极结构209，以形成栅极层210(包括第一栅极结构206、第一阻挡层208和第二栅极结构209)。如图9所示，最后依次去除位于第二空腔207外的所述第二栅极结构209和第一阻挡层208，形成位于第二空腔207内的所述第二栅极结构209和第一阻挡层208。其中，所述第一阻挡层208位于所述第一栅极结构206和所述第二栅极结构209之间。第二栅极结构209可以与第一栅极结构206相同，第一阻挡层208的材料可以为氮化钛或氮化钨。
88.具体的，如图7c所示，先在第一栅极结构206的表面、第二阻挡层205的端部和介质层204露出的表面沉积第一阻挡层208，第一阻挡层208可以阻挡后续形成的第二栅极结构209的氟扩散。如图8c所示，然后在第一阻挡层208的表面沉积第二栅极结构209以填充第二空腔207。如图9所示，最后去除位于介质层204的连接部2044上的部分第一阻挡层208和部分第二栅极结构209，使得第一阻挡层208和第二栅极结构209位于第二空腔207内。
89.在一实施例中，在步骤s7之后，所述制备方法还包括：对所述第二栅极结构209进行第二次加热处理，以释放氟气体。
90.在一实施例中，如图10所示，图10显示的是图9中栅线缝隙40被填充后的结构。在步骤s7之后，所述制备方法还包括：在所述栅线缝隙40中依次形成绝缘层41和导电层42，所述绝缘层41与所述第一阻挡层208和所述第二栅极结构209连接。其中，绝缘层41可以为氧
化硅，导电层42可以为多晶硅。
91.在一实施例中，可以在栅线缝隙40中全部填充绝缘层。
92.本发明实施例提供的半导体器件的制备方法，先在第一空腔203中沉积第一栅极结构206，在所述第一栅极结构206即将或刚刚形成气隙2061时，对所述第一栅极结构206进行回蚀以扩大或打开该气隙2061形成第二空腔207，再在第二空腔207中沉积第二栅极结构209，第一栅极结构206、第一阻挡层208和第二栅极结构209形成栅极层210，在制备过程中打开气隙2061有利于氟的释放。打开气隙2061后形成第一阻挡层208，还可以避免形成的栅极层210中出现气隙，进而减少层间绝缘层201、沟道结构30和栅线缝隙40中的结构受到栅极层210气隙中氟的侵蚀，提高器件性能的可靠性。
93.本发明实施例还提供一种半导体器件，该半导体器件可以由上述实施例提供的制备方法制备而成，因此本实施例以图10为例，对该半导体器件的结构进行说明。
94.该半导体器件包括：衬底(图中未示出)；位于所述衬底上的堆叠结构(图中未示出)，所述堆叠结构包括交替堆叠设置的栅极层210和层间绝缘层201；贯穿所述堆叠结构的沟道结构30。其中，所述栅极层210包括第一栅极结构206、第二栅极结构209和位于所述第一栅极结构206和所述第二栅极结构209之间的第一阻挡层208。
95.其中，所述沟道结构30形成于沟道孔中，且包括：位于所述沟道孔的内表面的存储层(包括依次沉积的阻挡绝缘层31、电荷俘获层32和隧穿绝缘层33)；位于所述存储层的内表面的沟道层34；以及位于所述沟道层34的内表面的绝缘物35。
96.在一实施例中，所述半导体器件还包括：位于所述栅极层210的外表面的第二阻挡层205和介质层204，所述第二阻挡层205位于所述介质层204和所述第一栅极结构206之间。其中，介质层204位于所述第二阻挡层205和所述层间绝缘层201之间，以及位于所述第二阻挡层205和所述沟道结构30之间。更具体的，所述介质层204包括上表面2041、下表面2042和侧面2043，所述上表面2041和所述下表面2042与所述层间绝缘层201接触，所述侧面2043与所述沟道结构30接触。
97.在一实施例中，介质层204还可以包括连接部2044，所述连接部2044位于层间绝缘层201与栅线缝隙40的交界面，以将各层第一空腔203内的介质层204连接起来。
98.其中，所述第一阻挡层208和所述第二阻挡层205的材料为氮化钛或氮化钨。
99.在一实施例中，所述半导体器件还包括：贯穿所述堆叠结构的栅线缝隙40；以及依次填充所述栅线缝隙40的绝缘层41和导电层42，所述绝缘层41与所述第一阻挡层208的连接部2044和所述第二栅极结构209连接。
100.本发明实施例提供的半导体器件中，栅极层210中没有形成气隙，且栅极层210包括第二栅极结构209，包围所述第二栅极结构209的第一阻挡层208，以及包围所述第一阻挡层208的第一栅极结构206。因此该半导体器件能够减少栅极层210中的氟向沟道结构30、层间绝缘层201和栅线缝隙40里的结构扩散，进而能够减少这些结构不受氟的侵蚀，提高器件性能的稳定性。
101.请参阅图11，图11是本发明实施例提供的存储器的结构示意框图。该存储器300可以是三维存储器，例如3d nand、3d nor存储器。
102.该存储器300包括半导体器件301和外围电路302，所述半导体器件301可以为上述实施例中任一种半导体器件，所述外围电路302可以为coms(互补金属氧化物半导体)。该外
围电路302与所述半导体器件301电连接，以与半导体器件301传输信号。外围电路302可用于逻辑运算以及通过金属连线控制和检测上述半导体器件301中各存储单元的开关状态，实现数据的存储和读取。
103.其中，半导体器件301包括：衬底；位于所述衬底上的堆叠结构，所述堆叠结构包括交替堆叠设置的栅极层和层间绝缘层；贯穿所述堆叠结构的沟道结构。其中，所述栅极层包括第一栅极结构、第二栅极结构和位于所述第一栅极结构和所述第二栅极结构之间的第一阻挡层。
104.请参阅图12，图12是本发明实施例提供的存储系统的结构示意框图。该存储系统400包括存储器401和控制器402，该存储器401可以是上述任意实施例中的存储器，该存储器401可以包括上述实施例中的任一种半导体器件，该控制器402与所述存储器401电连接，用于控制所述存储器401存储数据，存储器401可基于控制器402的控制而执行存储数据的操作。
105.在一些实施方式中，存储系统可被实施为诸如通用闪存存储(ufs)装置，固态硬盘(ssd)，mmc、emmc、rs-mmc和微型mmc形式的多媒体卡，sd、迷你sd和微型sd形式的安全数字卡，个人计算机存储卡国际协会(pcmcia)卡类型的存储装置，外围组件互连(pci)类型的存储装置，高速pci(pci-e)类型的存储装置，紧凑型闪存(cf)卡，智能媒体卡或者记忆棒等。
106.该存储器401中的半导体器件包括：衬底；位于所述衬底上的堆叠结构，所述堆叠结构包括交替堆叠设置的栅极层和层间绝缘层；贯穿所述堆叠结构的沟道结构。其中，所述栅极层包括第一栅极结构、第二栅极结构和位于所述第一栅极结构和所述第二栅极结构之间的第一阻挡层。
107.以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。