芯片结构与其形成方法与流程

1.本公开实施例是有关于一种芯片结构与其形成方法，且特别是有关于一种具有导电贯孔结构的芯片结构与其形成方法。


背景技术：

2.半导体集成电路(integrated circuit，ic)产业已经历了快速的成长。集成电路材料和设计的技术进步已经产生几世代的集成电路。每个世代都比先前世代具有更小、更复杂的电路。然而，这些进步也增加处理和制造集成电路的复杂性。
3.在集成电路发展过程中，功能密度(即，单位芯片面积的互连装置的数量)普遍增加，而几何尺寸(即，可以使用制造程序所创建的最小构件(或线路))已减少。这种按比例缩小的工艺通常通过提高生产效率和降低相关成本提供了益处。
4.然而，由于部件尺寸持续减小，制造程序持续变得更加难以执行。因此，以越来越小的尺寸形成可靠的半导体装置是一个挑战。


技术实现要素：

5.本公开的一实施例为一种芯片结构。芯片结构包含基板。芯片结构包含导电线，导电线位于基板的上方。芯片结构包含第一钝化层，第一钝化层位于基板与导电线的上方。芯片结构包含导电垫，导电垫位于第一钝化层的上方并覆盖导电线。导电垫比导电线更厚且更宽。芯片结构包含第一导电贯孔结构与第二导电贯孔结构，第一导电贯孔结构与第二导电贯孔结构穿过第一钝化层并直接连接于导电垫与导电线之间。芯片结构包含导电柱，导电柱位于导电垫的上方。
6.本公开的另一实施例为一种芯片结构。芯片结构包含基板。芯片结构包含第一导电线，第一导电线位于基板的上方。芯片结构包含第一钝化层，第一钝化层位于基板与第一导电线的上方。芯片结构包含导电垫，导电垫位于第一钝化层的上方。导电垫与第一导电线的第一部分重叠。芯片结构包含第一导电贯孔结构与第二导电贯孔结构，第一导电贯孔结构与第二导电贯孔结构穿过第一钝化层并连接于导电垫与第一导电线之间。导电垫比第一导电贯孔结构更厚。第一导电贯孔结构与第二导电贯孔结构沿着第一导电线的第一部分排列于导电垫的下方。芯片结构包含导电柱，导电柱位于导电垫的上方。
7.本公开的又一实施例为一种芯片结构的形成方法。此方法包含在基板的上方形成导电线。此方法包含在基板与导电线的上方形成第一钝化层。此方法包含在导电线的上方的第一钝化层中形成第一通孔与第二通孔，以暴露导电线的第一部分。此方法包含在导电线的上方形成第一导电贯孔结构、第二导电贯孔结构与导电垫。第一导电贯孔结构与第二导电贯孔结构分别位于第一通孔与第二通孔中，导电垫位于第一导电贯孔结构、第二导电贯孔结构与第一钝化层的上方，且导电垫比导电线更厚且更宽。此方法包含在导电垫的上方形成导电柱。
附图说明
8.根据以下的详细说明并配合所附图式做完整公开。应注意的是，根据本产业的一般作业，各种部件并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。
9.图1a至图1j是根据一些实施例绘示形成芯片结构的工艺的各阶段的剖面图。
10.图1j-1是根据一些实施例绘示图1j的芯片结构的一区域的俯视图。
11.图2是根据一些实施例绘示芯片结构的剖面图。
12.图3是根据一些实施例绘示芯片结构的剖面图。
13.图4是根据一些实施例绘示芯片结构的剖面图。
14.图5a是根据一些实施例绘示芯片结构的剖面图。
15.图5b是根据一些实施例绘示图5a的芯片结构的一区域的俯视图。
16.图6a是根据一些实施例绘示芯片结构的剖面图。
17.图6b是根据一些实施例绘示图6a的芯片结构的一区域的俯视图。
18.图7a是根据一些实施例绘示芯片结构的剖面图。
19.图7b是根据一些实施例绘示图7a的芯片结构的一区域的俯视图。
20.图8a是根据一些实施例绘示芯片结构的剖面图。
21.图8b是根据一些实施例绘示图8a的芯片结构的一区域的俯视图。
22.图9是根据一些实施例绘示芯片结构的导电连接器和导电线的俯视图。
23.图10是根据一些实施例绘示芯片结构的导电连接器和导电线的俯视图。
24.图11是根据一些实施例绘示芯片结构的导电连接器和导电线的俯视图。
25.图12是根据一些实施例绘示芯片结构的导电连接器和导电线的俯视图。
26.图13是根据一些实施例绘示芯片结构的导电连接器和导电线的俯视图。
27.图14是根据一些实施例绘示芯片结构的导电连接器和导电线的俯视图。
28.图15是根据一些实施例绘示芯片结构的导电连接器和导电线的俯视图。
29.图16是根据一些实施例绘示芯片结构的导电连接器和导电线的俯视图。
30.图17是根据一些实施例绘示芯片结构的导电连接器和导电线的俯视图。
31.图18是根据一些实施例绘示芯片结构的导电连接器和导电线的俯视图。
32.图19是根据一些实施例绘示芯片结构的导电连接器和导电线的俯视图。
33.图20是根据一些实施例绘示芯片结构的导电连接器和导电线的俯视图。
34.图21是根据一些实施例绘示芯片结构的导电连接器和导电线的俯视图。
35.图22是根据一些实施例绘示芯片结构的导电连接器和导电线的俯视图。
36.图23a是根据一些实施例绘示芯片结构的第一部分的剖面图。
37.图23b是根据一些实施例绘示图23a的芯片结构的第二部分的剖面图。
38.图23c是根据一些实施例绘示图23a与图23b的芯片结构的一区域的俯视图。
39.图24是根据一些实施例绘示芯片结构的剖面图。
40.图25是根据一些实施例绘示导电连接器和导电线的俯视图。
41.其中，附图标记说明如下：
42.100，200，300，400，500，600，700，800，2300，2400：芯片结构
43.101，101’，900，1000，1100，1200，1300，1400，1500，1600，1700，1800，1900，2000，
2100，2200，2500：导电连接器
44.110：基板
45.112：表面
46.120：互连结构
47.122：介电结构
48.124：布线层
49.124a，124a’，186：导电线
50.124a1：导电线的部分
51.126：导电贯孔
52.130，150，190：钝化层
53.140：金属-绝缘体-金属电容器
54.142：底部金属层
55.144：绝缘层
56.146：顶部金属层
57.160，220：晶种层
58.170，210，230：遮罩层
59.172：开口
60.174：沟槽
61.180，240：导电层
62.182a，182a’，182b，182b’，182c，182c’，182d，182e，182f：导电贯孔结构
63.184：导电垫
64.184a：导电垫的顶面
65.192，212，232：开口
66.250：焊锡凸块
67.250a：焊锡层
68.a：区域
69.b：方向
70.d101：距离
71.l182a，l182b，l182c：长度
72.p，p’：导电柱
73.p1：突出底部
74.p2，p2’：侧壁
75.t124a，t182，t184，t240，tp：厚度
76.th1，th2，th3：通孔
77.v124，v182：纵轴
78.w126，w182，w182a，w182b，w182c，w240，wp：宽度
79.5a-5a’，6a-6a’，7a-7a’，8a-8a’，23a-23a’：剖面线
具体实施方式
80.以下的公开内容提供许多不同的实施例或范例，以实施本案的不同部件。以下的公开内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些仅为范例并非用以限定。例如，若是本公开书叙述了一第一部件形成于一第二部件之上或上方，即表示其可能包含上述第一部件与上述第二部件是直接接触的实施例，亦可能包含了有附加部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与第二部件可能未直接接触的实施例。另外，本公开在各种范例中可能重复使用相同的参考符号及/或标记。这些重复是为了简化与清楚的目的，并非用以限定所讨论的不同实施例及/或结构之间有特定的关系。
81.此外，其与空间相关用词。例如「在
…
的下方」、「之下」、「下」、「在
…
的上方」、「之上」、「上」及类似的用词，是为了便于描述图式中一个元件或部件与另一个(些)元件或部件之间的关系。除了在图式中绘示的方位外，这些空间相关用词意欲包含使用中或操作中的装置的不同方位。装置可能被转向不同方位(旋转90度或其他方位)，且在此使用的空间相关词也可依此对应地解释。
82.本技术领域中具有通常知识者应理解说明书中的用语「实质上」，例如「实质上平坦」或「实质上共平面」等。在一些实施例中，可将用于形容的「实质上」移除。在适用的情况下，用语「实质上」还可包含具有「完全(entirely)」、「完全地(completely)」、「全部(all)」等的实施例。用语「实质上」可在不同的技术中变化并且在本技术领域中具有通常知识者理解的偏差范围内。举例而言，用语「实质上」也可关于所叙述的90％或更高，例如所叙述的95％或更高，特别是所叙述的99％或更高，包含所叙述的100％，但本公开不限于此。此外，用语如「实质上平行」或「实质上垂直」可解释为不排除从特定配置的非显著偏差，且可包含例如10
°
的偏差。「实质上」一词不排除「完全地」，例如，「实质上不包含(substantially free)」y的组成可能完全不包含y。
83.用语「约(about)」可在不同的技术中变化并且在本技术领域中具有通常知识者理解的偏差范围内。用语「约」结合特定距离或尺寸被解释为不排除从所述特定距离或尺寸的非显著偏差。举例而言，用语「约」可包含所叙述的10％的偏差，但本公开不限于此。与数值x相关的用语「约」可表示所叙述的x
±
5％或10％，但本公开不限于此。
84.以下叙述一些本公开的实施例。在这些实施例中所述的多个阶段之前、期间及/或之后，可提供额外的步骤。一些所述的阶段在不同实施例中可被替换或删去。半导体装置结构可增加额外的部件。一些所述的部件在不同实施例中可被替换或删去。尽管所讨论的一些实施例以特定顺序的操作执行，这些操作仍可以另一合乎逻辑的顺序执行。
85.图1a至图1j是根据一些实施例绘示形成芯片结构的工艺的各阶段的剖面图。如图1a所示，根据一些实施例，提供基板110。基板110例如包含半导体芯片(例如，硅芯片)或半导体芯片的一部分。
86.在一些实施例中，基板110由元素半导体材料所制成，其包含单晶结构、多晶(polycrystal)结构或非晶(amorphous)结构的硅或锗。在一些其他的实施例中，基板110由化合物半导体所制成，例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、合金半导体(例如，硅锗(sige))、磷砷化镓(gaasp)或其组合。基板110还可包含多层半导体、绝缘体上覆半导体(semiconductor on insulator，soi)(例如，绝缘体上覆硅或绝缘体上覆锗)或其组合。
87.在一些实施例中，在基板110之中及/或基板110的上方形成各种装置元件。为了简
化及清楚的目的，所述装置元件未在图式中绘示。所述各种装置元件的范例包含主动装置、被动装置、其他合适的元件或其组合。主动装置可包含形成于基板110表面的晶体管或二极管(未绘示)。被动装置可包含电阻器、电容器、或其他合适的被动装置。
88.举例而言，晶体管可为金属氧化物半导体场效晶体管(metal oxide semiconductor field effect transistor，mosfet)、互补金属氧化物半导体(complementary metal oxide semiconductor，cmos)晶体管、双极性接面晶体管(bipolar junction transistor，bjt)、高压晶体管、高频晶体管、p型通道及/或n型通道场效晶体管(pfet/nfet)等。执行各种工艺(例如，前段(front-end-of-line，feol)半导体制造工艺)以形成各种装置元件。前段半导体制造工艺可包含沉积、蚀刻、布植、光微影、退火、平坦化、一或多种其他适合的工艺或其组合。
89.在一些实施例中，在基板110之中形成隔离部件(未绘示)。隔离部件用于定义主动区并且在主动区中将形成于基板110之中及/或基板110的上方的各种装置元件电性隔离。在一些实施例中，隔离部件包含浅沟槽隔离(shallow trench isolation，sti)部件、硅局部氧化(local oxidation of silicon，locos)部件、其他合适的隔离部件或其组合。
90.如图1a所示，根据一些实施例，在基板110的上方形成互连结构120。根据一些实施例，互连结构120包含介电结构122、多个布线层124和导电贯孔126。根据一些实施例，介电结构122形成在基板110的表面112的上方。根据一些实施例，布线层124和导电贯孔126形成在介电结构122之中。根据一些实施例，每个布线层124包含导电线124a。
91.根据一些实施例，导电贯孔126电性连接于不同的布线层124之间以及布线层124与前述装置元件之间。根据一些实施例，介电结构122由含氧化物的材料(例如，氧化硅或未掺杂的硅酸盐玻璃)或其他合适的绝缘材料所制成。根据一些实施例，布线层124和导电贯孔126由导电材料所制成，例如金属(例如，铝、铜或钨)或其合金。
92.如图1a所示，根据一些实施例，在互连结构120的上方形成钝化层130。根据一些实施例，钝化层130由介电材料所制成，例如氮化硅、氮氧化硅、氧化硅或未掺杂的硅酸盐玻璃(undoped silicate glass，usg)。根据一些实施例，钝化层130是使用沉积工艺(例如，化学气相沉积工艺或物理气相沉积工艺)所形成。
93.如图1a所示，根据一些实施例，在钝化层130的上方形成金属-绝缘体-金属(mim)电容器140。根据一些实施例，每个金属-绝缘体-金属电容器140包含底部金属层142、绝缘层144和顶部金属层146。根据一些实施例，绝缘层144夹在底部金属层142和顶部金属层146之间。
94.根据一些实施例，底部金属层142和顶部金属层146由钛(ti)、氮化钛(tin)、钽(ta)、氮化钽(tan)、铜(cu)、铜合金、铝(al)、铝合金、铜铝合金(alcu)、钨(w)或钨合金所制成。底部金属层142和顶部金属层146通过包含沉积、光微影和蚀刻工艺的程序所形成。
95.沉积工艺包含化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(atomic layer deposition，ald)或适用的方法。根据一些实施例，光微影工艺包含光阻涂布(例如，旋转涂布(spin-on coating))、软烘烤(soft baking)、光罩对准(mask aligning)、曝光(exposure)、曝光后烘烤(post-exposure baking，peb)、光阻显影(developing)、清洗(rinsing)、干燥(例如，硬烘烤)。蚀刻工艺包含干式蚀刻、湿式蚀刻及/或其他蚀刻方法。
96.绝缘层144由介电材料所制成，例如氧化硅、氮化硅或硅玻璃。在一些实施例中，绝
缘层144通过化学气相沉积(cvd)工艺或物理气相沉积(pvd)工艺所形成。
97.如图1a所示，根据一些实施例，在钝化层130和金属-绝缘体-金属电容器140的上方形成钝化层150。根据一些实施例，钝化层150由介电材料所制成，例如氮化硅、氮氧化硅、氧化硅或未掺杂的硅酸盐玻璃(usg)。根据一些实施例，钝化层150是使用沉积工艺(例如，化学气相沉积工艺或物理气相沉积工艺)所形成。
98.如图1b所示，根据一些实施例，将钝化层130和150的部分移除，以在钝化层130和150中形成通孔th1、th2和th3。根据一些实施例，通孔th1、th2和th3暴露最顶的布线层124的导电线124a的部分。根据一些实施例，移除工艺包含光微影工艺和蚀刻工艺，例如干式蚀刻工艺。
99.在一些实施例(未绘示)中，在钝化层150的上方和通孔th1、th2和th3之中形成阻障层。根据一些实施例，阻障层由氮化物所制成，例如氮化钽(tan)。在一些实施例中，阻障层为多层结构，其包含钽(tantalum)层和位于钽层上方的氮化钽层。根据一些实施例，阻障层是使用沉积工艺所形成，例如物理气相沉积(pvd)工艺、化学气相沉积(cvd)工艺或原子层沉积(ald)工艺。
100.如图1b所示，根据一些实施例，在阻障层的上方顺应性地形成晶种层160。在一些实施例中，不形成阻障层。根据一些实施例，晶种层160由导电材料所制成，例如金属(例如，铜、铝、金、银、钨、钛、钴或钌)或其合金。根据一些实施例，晶种层160是使用沉积工艺所形成，例如物理气相沉积(pvd)工艺、化学气相沉积(cvd)工艺或原子层沉积(ald)工艺。
101.如图1c所示，根据一些实施例，在晶种层160的上方形成遮罩层170。根据一些实施例，遮罩层170具有开口172和沟槽174，开口172和沟槽174暴露晶种层160的部分。根据一些实施例，开口172暴露晶种层160在通孔th1、th2和th3之中的一部分以及晶种层160在钝化层150的顶表面152的上方的一部分。根据一些实施例，遮罩层170由聚合物材料所制成，例如光阻材料。
102.根据一些实施例，在形成遮罩层170之后，在由开口172和沟槽174所暴露的晶种层160之上执行除渣(descum)工艺，以将晶种层160上方的残留物移除。根据一些实施例，除渣工艺包含蚀刻工艺，例如电浆蚀刻工艺。
103.如图1d所示，根据一些实施例，在由开口172和沟槽174所暴露的晶种层160的上方形成导电层180。根据一些实施例，导电层180由导电材料所制成，例如金属(例如，铜)或其合金。根据一些实施例，导电层180通过镀覆(plating)工艺所形成，例如电镀(electroplating)工艺。
104.如图1e所示，根据一些实施例，将遮罩层170移除。如图1e所示，根据一些实施例，将最初在遮罩层170之下的晶种层160移除。根据一些实施例，移除工艺包含蚀刻工艺，例如湿式蚀刻工艺。根据一些实施例，将未被导电层180覆盖的阻障层(未示出)移除。根据一些实施例，移除工艺包含蚀刻工艺，例如干式蚀刻工艺或湿式蚀刻工艺。
105.如图1d与图1e所示，根据一些实施例，最初在开口172之中的导电层180和其下方的晶种层160一起形成导电垫184。根据一些实施例，最初在沟槽174之中的导电层180和其下方的晶种层160一起形成导电线186。根据一些实施例，在通孔th1、th2和th3之中的导电层180及其下方的晶种层160一起形成导电贯孔结构182a、182b和182c。
106.根据一些实施例，导电垫184比导电线124a更厚。亦即，根据一些实施例，导电垫
184的厚度t184大于导电线124a的厚度t124a。根据一些实施例，导电垫184比导电贯孔结构182a、182b或182c更厚。亦即，根据一些实施例，导电垫184的厚度t184大于导电贯孔结构182a、182b或182c的厚度t182。根据一些实施例，厚度t184的范围从约2μm到约6μm。根据一些实施例，厚度t184的范围从约2μm到约7μm。根据一些实施例，厚度t182的范围从约0.1μm到约1μm。根据一些实施例，厚度t182的范围从约0.2μm到约0.6μm。在一些实施例中，厚度t184大于导电贯孔结构182a、182b或182c的厚度t182与导电线124a的厚度t124a的总和。
107.根据一些实施例，导电垫184具有顶面184a。根据一些实施例，由于用于形成导电垫184的导电层180的电镀工艺具有良好的填孔能力，因此顶面184a分别在通孔th1、th2和th3(或导电贯孔结构182a、182b和182c)的上方没有小凹槽。根据一些实施例，由于应力倾向于集中在小凹槽周围，因此具有良好填孔能力的电镀工艺防止应力集中在导电贯孔结构182a、182b和182c的上方。亦即，根据一些实施例，通过电镀工艺降低了顶面184a的粗糙度。
108.在一些实施例中，顶面184a是凸顶面(或圆顶面)。根据一些实施例，导电贯孔结构182a、182b和182c位于顶面184a(即，凸顶面)之下。
109.根据一些实施例，导电贯孔结构182a、182b和182c穿过钝化层130和150。根据一些实施例，导电贯孔结构182a、182b和182c直接连接于导电垫184与其下方的导电线124a之间。
110.根据一些实施例，导电贯孔结构182a或182c与导电垫184的中心部分184c在垂直于基板110的顶面112的方向b上错位(misaligned)。根据一些实施例，中心部分184c位于导电贯孔结构182a和182c之间。
111.根据一些实施例，导电贯孔结构182b和中心部分184c在方向b上彼此对齐。亦即，根据一些实施例，导电贯孔结构182b在中心部分184c的下方。根据一些实施例，导电贯孔结构182b连接于导电线124a和中心部分184c之间。在一些实施例中，导电贯孔结构182a、182b和182c为梯形。
112.如图1f所示，根据一些实施例，在钝化层150、导电垫184和导电线186的上方顺应性地形成钝化层190。根据一些实施例，钝化层190顺应性地覆盖导电垫184的顶面184a和侧壁184b、每条导电线186的顶面186a和侧壁186b以及钝化层150的顶面152。
113.根据一些实施例，钝化层190由介电材料所制成，例如氮化物(例如，氮化硅或氧氮化硅)。根据一些实施例，钝化层190是使用沉积工艺(例如，化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺)所形成。在一些实施例中，导电贯孔结构182a、182b或182c的宽度w182大于导电贯孔126的宽度w126。
114.如图1g所示，根据一些实施例，在钝化层190的上方形成遮罩层210。根据一些实施例，遮罩层210具有开口212，开口212暴露钝化层190在导电垫184的上方的一部分。根据一些实施例，遮罩层210由聚合物材料所制成，例如光阻材料。
115.如图1g所示，根据一些实施例，将由开口212所暴露的钝化层190移除，以在钝化层190之中形成开口192。根据一些实施例，移除工艺包含蚀刻工艺，例如干式蚀刻工艺或湿式蚀刻工艺。
116.如图1h所示，根据一些实施例，将遮罩层210移除。根据一些实施例，钝化层190与导电贯孔结构182a和182c重叠。根据一些实施例，导电贯孔结构182b在钝化层190的开口192的下方。
117.如图1i所示，根据一些实施例，在钝化层190和导电垫184的上方顺应性地形成晶种层220。根据一些实施例，晶种层220与钝化层190和导电垫184直接接触。根据一些实施例，晶种层220由导电材料所制成，例如金属(例如，铜、铝、金、银、钨、钛、钴或钌)或其合金。根据一些实施例，晶种层220是使用沉积工艺所形成，例如物理气相沉积(pvd)工艺、化学气相沉积(cvd)工艺或原子层沉积(ald)工艺。根据一些实施例，导电垫184具有厚度t184，厚度t184的范围从约2μm到约10μm。
118.如图1i所示，根据一些实施例，在晶种层220的上方形成遮罩层230。根据一些实施例，遮罩层230具有开口232，开口232暴露晶种层220在导电垫184的上方的一部分。根据一些实施例，遮罩层230由聚合物材料所制成，例如光阻材料。
119.如图1i所示，根据一些实施例，在由开口232所暴露的晶种层220的上方形成导电层240。根据一些实施例，导电层240由导电材料所制成，例如金属(例如，钛、铜、镍或铝)或其合金。根据一些实施例，导电层240是使用镀覆工艺形成，例如电镀工艺。
120.根据一些实施例，导电层240具有厚度t240，厚度t240的范围从约5μm到约17μm。根据一些实施例，导电层240具有宽度w240，宽度w240的范围从约5μm到约22μm。
121.如图1i所示，根据一些实施例，在导电层240的上方形成焊锡层250a。根据一些实施例，焊锡层250a由导电材料所制成，例如金属(例如，锡或类似物)或其合金。根据一些实施例，焊锡层250a是使用镀覆工艺所形成，例如电镀工艺。在一些其他的实施例中，焊锡层250a是使用球安装(ball mount)工艺所形成。
122.图1j-1是根据一些实施例绘示图1j的芯片结构的区域a的俯视图。如图1j和图1j-1所示，根据一些实施例，将遮罩层230移除。如图1j和图1j-1所示，根据一些实施例，将最初在遮罩层230的下方的晶种层220移除。根据一些实施例，移除工艺包含蚀刻工艺，例如湿式蚀刻工艺。
123.如图1i、图1j和图1j-1所示，根据一些实施例，在焊锡层250a的上方执行回流(reflow)工艺，以形成焊锡凸块250。根据一些实施例，在此步骤中实质上形成芯片结构100。
124.根据一些实施例，导电层240和保留在导电层240下方的晶种层220一起形成导电柱p。根据一些实施例，导电柱p位于钝化层190的上方并且填充开口192。根据一些实施例，导电柱p具有突出底部p1，突出底部p1穿过钝化层190。根据一些实施例，导电贯孔结构182a、182b和182c位于突出底部p1的下方。
125.根据一些实施例，为了简化，图1j-1省略了对钝化层190的描绘。类似地，根据一些实施例，图5b、图6b、图7b、图8b、图9～图22、图23c和图25省略了对钝化层190的描绘。
126.如图1j-1所示，根据一些实施例，导电垫184比导电线124a更宽。如图1j-1所示，根据一些实施例，导电贯孔结构182a、182b和182c沿着导电线124a的部分124a1排列于导电垫184的下方。如图1j-1所示，根据一些实施例，导电贯孔结构182a、182b和182c为正方形。
127.根据一些实施例，导电贯孔结构182a、182b和182c、导电垫184、导电柱p和焊锡凸块250一起形成导电连接器101。亦即，图1j-1是根据一些实施例绘示芯片结构100的导电连接器101和导电线124a的俯视图。
128.根据一些实施例，导电贯孔结构182a、182b和182c能够在通过焊锡凸块250将导电柱p接合到基板(未绘示)的后续接合工艺的期间，分担来自导电柱p的接合应力。因此，根据
一些实施例，导电贯孔结构182a、182b和182c能够防止接合应力仅集中在一个导电贯孔结构中，其提高了芯片结构100的可靠性。
129.在芯片结构100位于导电垫184下方的一部分中，导电贯孔结构182a、182b和182c可提供比只有一个导电贯孔结构更大的支撑力，因此导电贯孔结构182a、182b和182c可降低施加到导电垫184下方的钝化层130和150的接合应力，其防止钝化层130和150破裂及/或分层(delamination)。
130.类似地，根据一些实施例，导电贯孔结构182a、182b和182c还能够减少施加到导电垫184下方的金属-绝缘体-金属电容器140的接合应力，其防止金属-绝缘体-金属电容器140破裂。
131.如果导电贯孔结构182a、182b和182c中的一个被破坏，导电贯孔结构182a、182b和182c中的其他导电贯孔结构仍然可连接于导电垫184和导电线124a之间。因此，多个导电贯孔结构182a、182b和182c可提高导电垫184与导电线124a之间的电性连接的可靠性。
132.根据一些实施例，导电贯孔结构182a、182b与182c与导电垫184(或导电线124a)的总连接面积大于只有一个导电贯孔结构与导电垫184(或导电线124a)的连接面积。因此，根据一些实施例，多个导电贯孔结构182a、182b和182c的形成降低导电垫184和导电线124a之间的电阻，其提升芯片结构100的性能。
133.根据一些实施例，由于导电垫184与导电贯孔结构182a、182b及182c的总连接面积大于导电垫184与只有一个导电贯孔结构的连接面积，因此多个导电贯孔结构182a、182b和182c的形成降低电迁移效应(electromigration effect)并增加电迁移寿命，其提高导电垫184和导电线124a之间的电性连接的可靠性。
134.根据一些实施例，由于导电垫184与导电贯孔结构182a、182b及182c的总连接面积大于导电垫184与只有一个导电贯孔结构的连接面积，导电贯孔结构182a、182b和182c能够将导电垫184牢固地固定到钝化层150，其提高了芯片结构100的可靠性。
135.根据一些实施例，铜的材料特性可减少应力迁移和电迁移效应。因此，根据一些实施例，如果导电垫184和导电贯孔结构182a、182b和182c由铜所制成，则应力迁移和电迁移效应减小。根据一些实施例，电迁移寿命增加并且芯片结构100的可靠性提高。
136.图2是根据一些实施例绘示芯片结构200的剖面图。如图2所示，根据一些实施例，芯片结构200类似于图1j的芯片结构100，除了芯片结构200的导电贯孔结构182a、182b和182c为矩形。亦即，根据一些实施例，导电贯孔结构182a、182b或182c的厚度t182大于导电贯孔结构182a、182b或182c的宽度w182。在一些实施例中，导电垫184的顶面184a是平坦的顶面。
137.图3是根据一些实施例绘示芯片结构300的剖面图。如图3所示，根据一些实施例，芯片结构300类似于图1j的芯片结构100，除了芯片结构300的导电贯孔结构182a、182b和182c为正方形。亦即，根据一些实施例，导电贯孔结构182a、182b或182c的厚度t182实质上等于导电贯孔结构182a、182b或182c的宽度w182。
138.在一些实施例中，导电垫184的顶面184a为凹顶面。根据一些实施例，导电贯孔结构182a、182b和182c位于顶面184a(即，凹顶面)的下方。在一些其他的实施例(未示出)中，导电贯孔结构182a、182b和182c为多边形，例如六边形、八边形等。
139.图4是根据一些实施例绘示芯片结构400的剖面图。如图4所示，根据一些实施例，
芯片结构400类似于图1j的芯片结构100，除了芯片结构400的导电贯孔结构182a、182b和182c为梯形。亦即，根据一些实施例，导电贯孔结构182a、182b或182c的厚度t182实质上等于导电贯孔结构182a、182b或182c的宽度w182。根据一些实施例，导电贯孔结构182a、182b和182c分别具有梯形侧壁182a1、182b1和182c1。
140.图5a是根据一些实施例绘示芯片结构500的剖面图。图5b是根据一些实施例绘示图5a的芯片结构500的区域a的俯视图。图5a的区域a是根据一些实施例绘示沿着图5b中的剖面线5a-5a’所切的芯片结构500的剖面图。
141.如图5a与图5b所示，根据一些实施例，芯片结构500类似于图1j的芯片结构100，除了芯片结构500的整个导电贯孔结构182a、182b和182c位于钝化层190的开口192的下方。
142.图6a是根据一些实施例绘示芯片结构600的剖面图。图6b是根据一些实施例绘示图6a的芯片结构600的区域a的俯视图。图6a的区域a是根据一些实施例绘示沿着图6b中的剖面线6a-6a’所切的芯片结构600的剖面图。
143.如图6a与图6b所示，根据一些实施例，芯片结构600类似于图1j的芯片结构100，除了整个导电贯孔结构182a位于钝化层190的下方，且整个导电贯孔结构182b和182c位于钝化层190的开口192的下方。
144.图7a是根据一些实施例绘示芯片结构700的剖面图。图7b是根据一些实施例绘示图7a的芯片结构700的区域a的俯视图。图7a的区域a是根据一些实施例绘示沿着图7b中的剖面线7a-7a’所切的芯片结构700的剖面图。
145.如图7a与图7b所示，根据一些实施例，芯片结构700类似于图1j的芯片结构100，除了导电贯孔结构182a和182c完全地位于钝化层190的下方。
146.图8a是根据一些实施例绘示芯片结构800的剖面图。图8b是根据一些实施例绘示图8a的芯片结构800的区域a的俯视图。图8a的区域a是根据一些实施例绘示沿着图8b中的剖面线8a-8a’所切的芯片结构800的剖面图。
147.如图8a与图8b所示，根据一些实施例，芯片结构800类似于图7a与图7b的芯片结构700，除了导电贯孔结构182b与导电垫184的中央部分184c在垂直于基板110的顶面112的方向b上错位。
148.图9是根据一些实施例绘示芯片结构的导电连接器900和导电线124a的俯视图。如图9所示，根据一些实施例，导电连接器900类似于图5a与图5b的导电连接器101，除了导电连接器900不具有图5a与图5b的导电连接器101的导电贯孔结构182c。
149.图10是根据一些实施例绘示芯片结构的导电连接器1000和导电线124a的俯视图。如图10所示，根据一些实施例，导电连接器1000类似于图1j与图1j-1的导电连接器101，除了导电连接器1000不具有图1j与图1j-1的导电连接器101的导电贯孔结构182c。
150.图11是根据一些实施例绘示芯片结构的导电连接器1100和导电线124a的俯视图。如图11所示，根据一些实施例，导电连接器1100类似于图7a与图7b的导电连接器101，除了导电连接器1100不具有图7a与图7b的导电连接器101的导电贯孔结构182c。
151.图12是根据一些实施例绘示芯片结构的导电连接器1200和导电线124a的俯视图。如图12所示，根据一些实施例，导电连接器1200类似于图5a与图5b的导电连接器101，除了导电连接器1200不具有图5a与图5b的导电连接器101的导电贯孔结构182b。
152.图13是根据一些实施例绘示芯片结构的导电连接器1300和导电线124a的俯视图。
如图13所示，根据一些实施例，导电连接器1300类似于图8a与图8b的导电连接器101，除了导电连接器1300不具有图8a与图8b的导电连接器101的导电贯孔结构182c。
153.图14是根据一些实施例绘示芯片结构的导电连接器1400和导电线124a的俯视图。如图14所示，根据一些实施例，导电连接器1400类似于图5a与图5b的导电连接器101，除了导电连接器1400的导电贯孔结构182a、182b和182c为矩形。根据一些实施例，导电贯孔结构182a、182b和182c的纵轴v182实质上垂直于导电线124a的纵轴v124。
154.图15是根据一些实施例绘示芯片结构的导电连接器1500和导电线124a的俯视图。如图15所示，根据一些实施例，导电连接器1500类似于图14的导电连接器1400，除了导电连接器1500的导电贯孔结构182a、182b和182c为椭圆形。
155.图16是根据一些实施例绘示芯片结构的导电连接器1600和导电线124a的俯视图。如图16所示，根据一些实施例，导电连接器1600类似于图14的导电连接器1400，除了导电连接器1600的导电贯孔结构182a和182c为圆形。根据一些实施例，导电贯孔结构182b为矩形，其不同于导电贯孔结构182a和182c的形状。
156.图17是根据一些实施例绘示芯片结构的导电连接器1700和导电线124a的俯视图。如图17所示，根据一些实施例，导电连接器1700类似于图14的导电连接器1400，除了导电连接器1700的导电贯孔结构182a、182b和182c的纵轴v182实质上平行于导电线124a的纵轴v124。
157.图18是根据一些实施例绘示芯片结构的导电连接器1800和导电线124a的俯视图。如图18所示，根据一些实施例，导电连接器1800类似于图1j与图1j-1的导电连接器101，除了导电贯孔结构182a和182c都大于导电贯孔结构182b。
158.亦即，根据一些实施例，导电贯孔结构182a的宽度w182a和导电贯孔结构182c的宽度w182c都大于导电贯孔结构182b的宽度w182b。根据一些实施例，导电贯孔结构182a的长度l182a和导电贯孔结构182c的长度l182c都大于导电贯孔结构182b的长度l182b。
159.图19是根据一些实施例绘示芯片结构的导电连接器1900和导电线124a的俯视图。如图19所示，根据一些实施例，导电连接器1900类似于图1j与图1j-1的导电连接器101，除了导电贯孔结构182a和182c都小于导电贯孔结构182b。
160.亦即，根据一些实施例，导电贯孔结构182a的宽度w182a和导电贯孔结构182c的宽度w182c都小于导电贯孔结构182b的宽度w182b。根据一些实施例，导电贯孔结构182a的长度l182a和导电贯孔结构182c的长度l182c都小于导电贯孔结构182b的长度l182b。
161.图20是根据一些实施例绘示芯片结构的导电连接器2000和导电线124a的俯视图。如图20所示，根据一些实施例，导电连接器2000类似于图5a与图5b的导电连接器101，除了导电垫184、导电柱p、焊锡凸块250和开口192为圆形。
162.图21是根据一些实施例绘示芯片结构的导电连接器2100和导电线124a的俯视图。如图21所示，根据一些实施例，导电连接器2100类似于图5a与图5b的导电连接器101，除了导电垫184、导电柱p、焊锡凸块250和开口192为椭圆形。
163.图22是根据一些实施例绘示芯片结构的导电连接器2200和导电线124a的俯视图。如图22所示，根据一些实施例，导电连接器2200类似于图5a与图5b的导电连接器101，除了导电垫184、导电柱p、焊锡凸块250和开口192为类椭圆形。
164.图23a是根据一些实施例绘示芯片结构2300的第一部分的剖面图。图23b是根据一
些实施例绘示图23a的芯片结构2300的第二部分的剖面图。
165.图23c是根据一些实施例绘示图23a与图23b的芯片结构2300的区域a的俯视图。图23a的区域a是根据一些实施例绘示沿着图23c中的剖面线23a-23a’所切的芯片结构2300的剖面图。图23b的区域a是根据一些实施例绘示沿着图23c中的剖面线23b-23b’所切的芯片结构2300的剖面图。
166.如图23a、图23b与图23c所示，根据一些实施例，芯片结构2300类似于图5a与图5b的芯片结构500，除了芯片结构2300进一步包含导电贯孔结构182d、182e和182f，导电贯孔结构182d、182e和182f连接于导电垫184和最顶的布线层124的导电线124a’之间。根据一些实施例，导电垫184与导电线124a和124a’重叠。根据一些实施例，导电垫184通过导电贯孔结构182a、182b、182c、182d、182e和182f连接到导电线124a和124a’。根据一些实施例，导电贯孔结构182d、182e和182f穿过钝化层130和150。
167.图24是根据一些实施例绘示芯片结构2400的剖面图。如图24所示，根据一些实施例，芯片结构2400类似于图1j的芯片结构100，除了芯片结构2400进一步包含导电连接器101’。
168.根据一些实施例，导电连接器101’类似于导电连接器101，除了导电连接器101’的导电贯孔结构182a’、182b’和182c’为类梯形，其不同于导电连接器101的导电通孔结构182a、182b和182c的形状。
169.根据一些实施例，导电连接器101的导电柱p具有侧壁p2，侧壁p2远离导电连接器101’。根据一些实施例，导电连接器101’的导电柱p’具有侧壁p2’，侧壁p2’面对导电连接器101。在一些实施例中，侧壁p2和p2’之间的距离d101的范围从约10μm到约50μm。根据一些实施例，导电柱p具有厚度t
p
，厚度t
p
的范围从约5μm到约17μm。根据一些实施例，导电柱p具有宽度w
p
，宽度w
p
的范围从约5μm到约22μm。
170.图25是根据一些实施例绘示导电连接器2500和导电线124a的俯视图。如图25所示，根据一些实施例，导电连接器类似于图1j的导电连接器101，除了导电连接器2500的导电垫184与导电线124a的弯曲部分124b重叠。
171.根据一些实施例，导电连接器2500进一步包含导电贯孔结构182d和182e，导电贯孔结构182d和182e连接于导电垫184与导电线124a之间。根据一些实施例，导电贯孔结构182a、182b、182c、182d和182e沿着弯曲部分124b排列。
172.用于形成芯片结构200、300、400、500、600、700、800和2400的工艺和材料可与用于形成前述芯片结构100的工艺和材料类似或相同。用于形成导电连接器900、1000、1100、1200、1300、1400、1500、1600、1700、1800、1900、2000、2100、2200和2500的工艺和材料可与用于形成前述导电连接器101的工艺和材料类似或相同。
173.芯片结构100、200、300、400、500、600、700、800和2400以及导电连接器900、1000、1100、1200、1300、1400、1500、1600、1700、1800、1900、2000、2100、2200和2500可根据不同需求设计。
174.根据一些实施例，提供芯片结构与其形成方法。(用于形成芯片结构的)方法形成多个导电贯孔结构，导电贯孔结构连接于导电垫和导电线之间。导电贯孔结构能够在随后的接合工艺期间分担来自导电垫的接合应力。因此，导电贯孔结构能够避免接合应力仅集中在一个导电贯孔结构中，其提高芯片结构的可靠性。导电贯孔结构可提供比只有一个导
电贯孔结构更大的支撑力，因此导电贯孔结构可减少施加到位于导电垫下方的钝化层的接合应力，其可防止钝化层破裂及/或分层。
175.根据一些实施例，提供一种芯片结构。芯片结构包含基板。芯片结构包含导电线，导电线位于基板的上方。芯片结构包含第一钝化层，第一钝化层位于基板与导电线的上方。芯片结构包含导电垫，导电垫位于第一钝化层的上方并覆盖导电线。导电垫比导电线更厚且更宽。芯片结构包含第一导电贯孔结构与第二导电贯孔结构，第一导电贯孔结构与第二导电贯孔结构穿过第一钝化层并直接连接于导电垫与导电线之间。芯片结构包含导电柱，导电柱位于导电垫的上方。
176.在一些实施例中，第一导电贯孔结构与导电垫的中心部分在垂直于基板的顶面的方向上错位。
177.在一些实施例中，第二导电贯孔结构与导电垫的中心部分在垂直于基板的顶面的方向上错位。
178.在一些实施例中，中心部分介于第一导电贯孔结构与第二导电贯孔结构之间。
179.在一些实施例中，导电垫具有凸顶面或凹顶面，且第一导电贯孔结构与第二导电贯孔结构都位于凸顶面或凹顶面的下方。
180.在一些实施例中，第一导电贯孔结构与第二导电贯孔结构具有不同的宽度。
181.在一些实施例中，第一导电贯孔结构与第二导电贯孔结构具有不同的长度。
182.在一些实施例中，芯片结构更包含第二钝化层，第二钝化层位于第一钝化层与导电垫的上方。导电柱位于第二钝化层的上方并具有穿过第二钝化层的突出底部，且第一导电贯孔结构与第二导电贯孔结构位于突出底部的下方。
183.根据一些实施例，提供一种芯片结构。芯片结构包含基板。芯片结构包含第一导电线，第一导电线位于基板的上方。芯片结构包含第一钝化层，第一钝化层位于基板与第一导电线的上方。芯片结构包含导电垫，导电垫位于第一钝化层的上方。导电垫与第一导电线的第一部分重叠。芯片结构包含第一导电贯孔结构与第二导电贯孔结构，第一导电贯孔结构与第二导电贯孔结构穿过第一钝化层并连接于导电垫与第一导电线之间。导电垫比第一导电贯孔结构更厚。第一导电贯孔结构与第二导电贯孔结构沿着第一导电线的第一部分排列于导电垫的下方。芯片结构包含导电柱，导电柱位于导电垫的上方。
184.在一些实施例中，芯片结构更包含第二钝化层，第二钝化层位于第一钝化层与导电垫的上方。导电柱位于第二钝化层的上方并具有穿过第二钝化层的突出底部，且第二钝化层与第一导电贯孔结构重叠。
185.在一些实施例中，芯片结构更包含第三导电贯孔结构，第三导电贯孔结构穿过第一钝化层并连接于第一导电线与导电垫的中心部分之间。第一导电贯孔结构、第三导电贯孔结构与第二导电贯孔结构沿着第一导电线的第一部分排列。
186.在一些实施例中，导电垫的第一厚度大于第一导电贯孔结构的第二厚度与第一导线的第三厚度的总和。
187.在一些实施例中，芯片结构更包含第二导电线及第三导电贯孔结构。第二导电线位于基板的上方。第一钝化层更位于第二导电线的上方，且导电垫更与第二导电线的第二部分重叠。第三导电贯孔结构穿过第一钝化层并连接于导电垫与第二导电线的第二部分之间。
188.根据一些实施例，提供一种芯片结构的形成方法。此方法包含在基板的上方形成导电线。此方法包含在基板与导电线的上方形成第一钝化层。此方法包含在导电线的上方的第一钝化层中形成第一通孔与第二通孔，以暴露导电线的第一部分。此方法包含在导电线的上方形成第一导电贯孔结构、第二导电贯孔结构与导电垫。第一导电贯孔结构与第二导电贯孔结构分别位于第一通孔与第二通孔中，导电垫位于第一导电贯孔结构、第二导电贯孔结构与第一钝化层的上方，且导电垫比导电线更厚且更宽。此方法包含在导电垫的上方形成导电柱。
189.在一些实施例中，此方法更包含在导电垫的上方形成导电柱之前，在第一钝化层与导电垫的上方形成第二钝化层。第二钝化层具有开口，开口暴露导电垫的第二部分，且导电柱位于第二钝化层的上方并填充开口。
190.在一些实施例中，第二钝化层与第一导电贯孔结构重叠。
191.在一些实施例中，整个第一导电贯孔结构和整个第二导电贯孔结构都在开口的下方。
192.在一些实施例中，在导电线的上方形成第一导电贯孔结构、第二导电贯孔结构与导电垫的步骤包含在第一钝化层的上方及第一通孔和第二通孔中电镀导电层。第一钝化层的上方的导电层形成导电垫，第一通孔和第二通孔中的导电层形成第一导电贯孔结构和第二导电贯孔结构，且导电层包括铜。
193.在一些实施例中，第一导电贯孔结构与第二导电贯孔结构沿着导电线的一部分排列于导电垫的下方。
194.在一些实施例中，第一导电贯孔结构与第二导电贯孔结构具有不同的形状。
195.前述内文概述了许多实施例的部件，使本技术领域中具有通常知识者可以从各个方面更佳地了解本公开。本技术领域中具有通常知识者应可理解，且可轻易地以本公开为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中具有通常知识者也应了解这些相等的结构并未背离本公开的发明精神与范围。在不背离本公开的发明精神与范围的前提下，可对本公开进行各种改变、置换或修改。