一种显示面板的驱动方法及显示装置与流程

1.本发明涉及显示技术领域，尤其涉及一种显示面板的驱动方法及显示装置。


背景技术：

2.显示器在现代生活中有着越来越多的使用，如手机显示屏，笔记本电脑显示屏，mp3(moving picture experts group audio layer-3)显示屏，电视机显示屏，增强现实或虚拟现实头戴式设备等。
3.显示器的分辨率越高，静态图像越清晰。显示器的刷新频率越高，动态图像切换延迟越短，对于部分特定场景如游戏有明显助益。如何在高画质和高刷新率之间进行切换，可以满足用户对于不同场景的使用需求至关重要。


技术实现要素：

4.本发明实施例提供一种显示面板的驱动方法及显示装置，以实现高分辨率模式和高刷新率模式的切换。
5.第一方面，本发明实施例提供了一种显示面板的驱动方法，显示面板包括驱动电路和多条驱动信号线；
6.驱动电路包括：第一移位寄存器组、第二移位寄存器组、启动信号线、第一时钟信号线、第二时钟信号线、第三时钟信号线和第四时钟信号线，
7.第一移位寄存器组包括多个级联的第一移位寄存器，第一移位寄存器与第一时钟信号线和第二时钟信号线电连接；位于第一级的第一移位寄存器的启动信号端与启动信号线电连接；任一第一移位寄存器与一驱动信号线电连接；不同的第一移位寄存器与不同的驱动信号线电连接；
8.第二移位寄存器组包括多个级联的第二移位寄存器，第二移位寄存器与第三时钟信号线和第四时钟信号线电连接；位于第一级的第二移位寄存器的启动信号端与启动信号线电连接；任一第二移位寄存器与一驱动信号线电连接；不同的第二移位寄存器与不同的驱动信号线电连接；第一移位寄存器与第二移位寄存器电连接至不同的驱动信号线；
9.驱动方法包括：单行扫描模式和双行同时扫描模式；
10.双行同时扫描模式包括：
11.向启动信号线输入第一启动信号；
12.向第一时钟信号线和第三时钟信号线输入第一时钟信号；
13.向第二时钟信号线和第四时钟信号线输入第二时钟信号，其中，第一时钟信号与第二时钟信号的周期相同，第一时钟信号的第一电平和第二时钟信号的第一电平在时间上不重叠，第一电平与第一启动信号的电平相同，按照第一时钟信号的第一电平和第二时钟信号的第一电平的顺序循环产生；
14.第一移位寄存器逐级输出驱动信号；
15.第二移位寄存器逐级输出驱动信号，其中，在第q级第一移位寄存器输出驱动信号
的同时，第q级第二移位寄存器输出驱动信号，其中，q为整数，1≤q≤n-1，n为第一移位寄存器的个数；
16.单行扫描模式包括：
17.向启动信号线输入第二启动信号；
18.向第一时钟信号线输入第三时钟信号；
19.向第二时钟信号线输入第四时钟信号；
20.向第三时钟信号线输入第五时钟信号；
21.向第四时钟信号线输入第六时钟信号，其中，第三时钟信号、第四时钟信号、第五时钟信号和第六时钟信号的周期相同，第三时钟信号的第二电平、第五时钟信号的第二电平、第四时钟信号的第二电平和第六时钟信号的第二电平在时间上不重叠；按照第三时钟信号的第二电平、第五时钟信号的第二电平、第四时钟信号的第二电平和第六时钟信号的第二电平的顺序循环产生；第二电平与第二启动信号的电平相同；
22.第一移位寄存器逐级输出驱动信号；
23.第二移位寄存器逐级输出驱动信号，其中，在第q级第一移位寄存器输出驱动信号之后，在第q 1级第一移位寄存器输出驱动信号之前，第q级第二移位寄存器输出驱动信号。
24.第二方面，本发明实施例还提供了一种显示装置，包括显示面板和时序控制电路；
25.显示面板包括：驱动电路和多条驱动信号线；
26.驱动电路包括：第一移位寄存器组、第二移位寄存器组、启动信号线、第一时钟信号线、第二时钟信号线、第三时钟信号线和第四时钟信号线，
27.第一移位寄存器组包括多个级联的第一移位寄存器，第一移位寄存器与第一时钟信号线和第二时钟信号线电连接；位于第一级的第一移位寄存器的启动信号端与启动信号线电连接；任一第一移位寄存器与一驱动信号线电连接；不同的第一移位寄存器与不同的驱动信号线电连接；
28.第二移位寄存器组包括多个级联的第二移位寄存器，第二移位寄存器与第三时钟信号线和第四时钟信号线电连接；位于第一级的第二移位寄存器的启动信号端与启动信号线电连接；任一第二移位寄存器与一驱动信号线电连接；不同的第二移位寄存器与不同的驱动信号线电连接；第一移位寄存器与第二移位寄存器电连接至不同的驱动信号线；
29.启动信号线、第一时钟信号线、第二时钟信号线、第三时钟信号线和第四时钟信号线与时序控制电路电连接；
30.时序控制电路用于在双行同时扫描模式时，向启动信号线输入第一启动信号；向第一时钟信号线和第三时钟信号线输入第一时钟信号；向第二时钟信号线和第四时钟信号线输入第二时钟信号，其中，第一时钟信号与第二时钟信号的周期相同，第一时钟信号的第一电平和第二时钟信号的第一电平在时间上不重叠，第一电平与第一启动信号的电平相同，按照第一时钟信号的第一电平和第二时钟信号的第一电平的顺序循环产生；第一移位寄存器逐级输出驱动信号；第二移位寄存器逐级输出驱动信号，其中，在第q级第一移位寄存器输出驱动信号的同时，第q级第二移位寄存器输出驱动信号，其中，q为整数，1≤q≤n-1，n为第一移位寄存器的个数；在单行扫描模式时，向启动信号线输入第二启动信号；向第一时钟信号线输入第三时钟信号；向第二时钟信号线输入第四时钟信号；向第三时钟信号线输入第五时钟信号；向第四时钟信号线输入第六时钟信号，其中，第三时钟信号、第四时
钟信号、第五时钟信号和第六时钟信号的周期相同，第三时钟信号的第二电平、第五时钟信号的第二电平、第四时钟信号的第二电平和第六时钟信号的第二电平在时间上不重叠；按照第三时钟信号的第二电平、第五时钟信号的第二电平、第四时钟信号的第二电平和第六时钟信号的第二电平的顺序循环产生；第二电平与第二启动信号的电平相同；第一移位寄存器逐级输出驱动信号；第二移位寄存器逐级输出驱动信号，其中，在第q级第一移位寄存器输出驱动信号之后，在第q 1级第一移位寄存器输出驱动信号之前，第q级第二移位寄存器输出驱动信号。
31.本发明实施例的技术方案在双行同时扫描模式时，向第一时钟信号线和第三时钟信号线输入第一时钟信号，向第二时钟信号线和第四时钟信号线输入第二时钟信号，以使与第q级第一移位寄存器和第q级第二移位寄存器连接的驱动信号线对应的两行像素单元同时被扫描，以实现两行同时扫描，以降低扫描时间，提高刷新频率。在单行扫描模式时，向第一时钟信号线输入第三时钟信号，向第二时钟信号线输入第四时钟信号，向第三时钟信号线输入第五时钟信号，向第四时钟信号线输入第六时钟信号，以使第一移位寄存器组和第二移位寄存器组交替输出驱动信号，以实现逐行扫描，以提高分辨率。
附图说明
32.图1为本发明实施例提供的一种显示装置的结构示意图；
33.图2为本发明实施例提供的一种显示面板的驱动方法的流程图；
34.图3为本发明实施例提供的一种双行同时扫描模式时的时序图；
35.图4为本发明实施例提供的一种单行扫描模式时的时序图；
36.图5为本发明实施例提供的一种第一移位寄存器输出驱动信号过程中各端信号的波形图；
37.图6为本发明实施例提供的又一种显示装置的结构示意图；
38.图7为本发明实施例提供的又一种显示面板的驱动方法的流程图；
39.图8为本发明实施例提供的又一种双行同时扫描模式时的时序图；
40.图9为本发明实施例提供的又一种单行扫描模式时的时序图；
41.图10为本发明实施例提供的又一种显示装置的结构示意图；
42.图11为本发明实施例提供的又一种显示装置的结构示意图；
43.图12为本发明实施例提供的一种第一移位寄存器的结构示意图。
具体实施方式
44.下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
45.图1为本发明实施例提供的一种显示装置的结构示意图。其中，显示面板包括驱动电路和多条驱动信号线30。
46.驱动电路包括：第一移位寄存器组、第二移位寄存器组、启动信号线stv、第一时钟信号线ck1、第二时钟信号线ck1、第三时钟信号线ck1和第四时钟信号线ck1。
47.其中，多条驱动信号线30可沿第一方向延伸，沿第二方向排列。
48.第一移位寄存器组包括多个级联的第一移位寄存器10，第一移位寄存器10与第一时钟信号线ck1和第二时钟信号线ck2电连接；位于第一级的第一移位寄存器10的启动信号端s1与启动信号线stv电连接；任一第一移位寄存器10与一驱动信号线30电连接；不同的第一移位寄存器10与不同的驱动信号线30电连接。第i级第一移位寄存器10可与位于第2i-1条驱动信号线30电连。i为整数，1≤i≤n，第一移位寄存器10的个数为n。
49.其中，图1示例性的画出两个第一移位寄存器级联的情况，两个第一移位寄存器分别为第一移位寄存器10-1和第一移位寄存器10-2。任一第一移位寄存器可在其启动信号端s1接收到启动信号时，配合其第一时钟信号输入端ck和第二时钟信号输入端xck输入的周期相同且相位相反的时钟信号，以输出相对于启动信号延迟的驱动信号至与其电连接的第一驱动信号线20，以使与第一驱动信号线20电连接的一行像素单元的发光状态被更新，更新后的发光状态可以与之前的发光状态相同或不同，发光状态可包括像素单元发出的光的颜色和亮度中的至少一种，并输出触发下一级第一移位寄存器启动的启动信号至其触发信号端s2。可选的，第一移位寄存器还包括驱动信号输出端，与对应第一驱动信号线电连接。可选的，第一移位寄存器的触发信号端s2与驱动信号输出端为同一端或不同端。
50.第二移位寄存器组包括多个级联的第二移位寄存器20，第二移位寄存器20与第三时钟信号线ck3和第四时钟信号线ck4电连接；位于第一级的第二移位寄存器20的启动信号端s1与启动信号线stv电连接；任一第二移位寄存器20与一驱动信号线30电连接；不同的第二移位寄存器20与不同的驱动信号线30电连接；第一移位寄存器10与第二移位寄存器20电连接至不同的驱动信号线30。第j级第二移位寄存器20可与位于第2j条驱动信号线30电连。j为整数，1≤j≤m，第二移位寄存器20的个数为m。
51.其中，图1示例性的画出两个第二移位寄存器级联的情况，两个第二移位寄存器分别为第二移位寄存器20-1和第二移位寄存器20-2。第二移位寄存器20与第一移位寄存器的结构和原理相同或类似，此处不再赘述。第一移位寄存器组和第二移位寄存器组可位于驱动信号线的同一侧。可选的，驱动电路为扫描驱动电路，驱动信号线30为扫描线。可选的，驱动电路为发光控制电路，驱动信号线30为发光控制线。
52.本发明实施例提供一种显示面板的驱动方法。图2为本发明实施例提供的一种显示面板的驱动方法的流程图。图3为本发明实施例提供的一种双行同时扫描模式时的时序图。图4为本发明实施例提供的一种单行扫描模式时的时序图。该显示面板的驱动方法可基于本发明任意实施例提供的显示装置实现。该显示面板的驱动方法包括：单行扫描模式和双行同时扫描模式。
53.结合图1至图3所示，双行同时扫描模式包括：
54.步骤110、向启动信号线输入第一启动信号。
55.其中，结合图1至图3所示，向启动信号线stv输入第一启动信号。第一启动信号可以是低电平或高电平。图3示例性的画出第一启动信号为低电平的情况。
56.步骤120、向第一时钟信号线和第三时钟信号线输入第一时钟信号。
57.其中，结合图1和图3所示，第一时钟信号线ck1和第三时钟信号线ck3输入的信号波形相同，均为第一时钟信号。
58.步骤130、向第二时钟信号线和第四时钟信号线输入第二时钟信号。
59.其中，结合图1和图3所示，第二时钟信号线ck2和第四时钟信号线ck4输入的信号
波形相同，均为第二时钟信号。可选的，第一时钟信号与第二时钟信号的周期相同，均为t1。第一时钟信号的第一电平和第二时钟信号的第一电平在时间上不重叠，第一电平与第一启动信号的电平相同，示例性的，第一电平为低电平。示例性的，第一时钟信号在时间段t11为第一电平，第二时钟信号在时间段t12为第一电平。按照第一时钟信号的第一电平和第二时钟信号的第一电平的顺序循环产生。
60.步骤140、第一移位寄存器逐级输出驱动信号。
61.其中，图5为本发明实施例提供的一种第一移位寄存器输出驱动信号过程中各端信号的波形图。需要说明的是，要使相邻两级第一移位寄存器逐级输出，需要使前一级第一移位寄存器的第一时钟信号输入端ck输入的时钟信号与后一级第一移位寄存器的第二时钟信号输入端xck输入的时钟信号相同，前一级第一移位寄存器的第二时钟信号输入端xck输入的时钟信号与后一级第一移位寄存器的第一时钟信号输入端ck输入的时钟信号相同。相邻两级第一移位寄存器中，前一级第一移位寄存器输出驱动信号的起始时刻早于后一级第一移位寄存器输出驱动信号的起始时刻。第一移位寄存器10可在其第二时钟信号输入端xck输入的时钟信号为与其启动信号相同的电平时，输出驱动信号。图3示例性的画出驱动信号为低电平，第一启动信号为低电平的情况，其中，s10-1为第一级第一移位寄存器10-1的驱动信号输出端或触发信号端的信号波形，s10-2为第二级第一移位寄存器10-2的驱动信号输出端或触发信号端的信号波形。示例性的，在时间段t12，第一级第一移位寄存器10-1输出驱动信号。在时间段t11，第二级第一移位寄存器10-2输出驱动信号。
62.步骤150、第二移位寄存器逐级输出驱动信号，其中，在第q级第一移位寄存器输出驱动信号的同时，第q级第二移位寄存器输出驱动信号，其中，q为整数，1≤q≤n-1，n为第一移位寄存器的个数。
63.其中，需要说明的是，要使相邻两级第二移位寄存器逐级输出，需要使前一级第二移位寄存器的第一时钟信号输入端ck输入的时钟信号与后一级第二移位寄存器的第二时钟信号输入端xck输入的时钟信号相同，前一级第二移位寄存器的第二时钟信号输入端xck输入的时钟信号与后一级第二移位寄存器的第一时钟信号输入端ck输入的时钟信号相同。相邻两级第二移位寄存器中，前一级第二移位寄存器输出驱动信号的起始时刻早于后一级第二移位寄存器输出驱动信号的起始时刻。第q级第一移位寄存器输出驱动信号的起始时刻可与第q级第二移位寄存器输出驱动信号的起始时刻相同。第二移位寄存器20可在其第二时钟信号输入端xck输入的时钟信号为与其启动信号相同的电平时，输出驱动信号。如图3所示，s20-1为第一级第二移位寄存器20-1的驱动信号输出端或触发信号端的信号波形，s20-2为第二级第二移位寄存器20-2的驱动信号输出端或触发信号端的信号波形。示例性的，在时间段t12，第一级第一移位寄存器10-1输出驱动信号的同时，第一级第二移位寄存器20-1输出驱动信号。在时间段t11，在第二级第一移位寄存器10-2输出驱动信号的同时，第二级第二移位寄存器20-2输出驱动信号。
64.结合图1、图2和图4所示，单行扫描模式包括：
65.步骤160、向启动信号线输入第二启动信号。
66.其中，结合图1、图2和图4所示，向启动信号线stv输入第二启动信号。第二启动信号可以是低电平或高电平。图4示例性的画出第二启动信号为低电平的情况。
67.步骤170、向第一时钟信号线输入第三时钟信号。
68.其中，结合图1、图2和图4所示，向第一时钟信号线ck1输入第三时钟信号。
69.步骤180、向第二时钟信号线输入第四时钟信号。
70.其中，结合图1、图2和图4所示，向第二时钟信号线ck2输入第四时钟信号。
71.步骤190、向第三时钟信号线输入第五时钟信号。
72.其中，结合图1、图2和图4所示，向第三时钟信号线ck3输入第五时钟信号。
73.步骤200、向第四时钟信号线输入第六时钟信号。
74.其中，结合图1、图2和图4所示，向第四时钟信号线ck4输入第六时钟信号。可选的，第三时钟信号、第四时钟信号、第五时钟信号和第六时钟信号的周期相同，均为t2。第三时钟信号的第二电平、第五时钟信号的第二电平、第四时钟信号的第二电平和第六时钟信号的第二电平在时间上不重叠，第二电平与第二启动信号的电平相同。示例性的，第二电平为低电平。示例性的，第四时钟信号在时间段t21为第二电平，第六时钟信号在时间段t22为第二电平，第三时钟信号在时间段t23为第二电平，第五时钟信号在时间段t24为第二电平。按照第三时钟信号的第二电平、第五时钟信号的第二电平、第四时钟信号的第二电平和第六时钟信号的第二电平的顺序循环产生。
75.步骤210、第一移位寄存器逐级输出驱动信号。
76.其中，图4示例性的画出驱动信号为低电平，第二启动信号为低电平的情况，示例性的，在时间段t21，第一级第一移位寄存器10-1输出驱动信号。在时间段t23，第二级第一移位寄存器10-2输出驱动信号。
77.步骤220、第二移位寄存器逐级输出驱动信号，其中，在第q级第一移位寄存器输出驱动信号之后，在第q 1级第一移位寄存器输出驱动信号之前，第q级第二移位寄存器输出驱动信号。
78.其中，第q级第一移位寄存器输出驱动信号的起始时刻可早于第q级第二移位寄存器输出驱动信号的起始时刻。第q 1级第一移位寄存器输出驱动信号的起始时刻可晚于第q级第二移位寄存器输出驱动信号的起始时刻。如图4所示，在时间段t22，第一级第二移位寄存器20-1输出驱动信号。在时间段t24，第二级第二移位寄存器20-2输出驱动信号。在第一级第一移位寄存器10-1输出驱动信号之后，在第二级第一移位寄存器10-2输出驱动信号之前，第一级第二移位寄存器20-1输出驱动信号。
79.本实施例的技术方案在双行同时扫描模式时，向第一时钟信号线和第三时钟信号线输入第一时钟信号，向第二时钟信号线和第四时钟信号线输入第二时钟信号，以使与第q级第一移位寄存器和第q级第二移位寄存器连接的驱动信号线对应的两行像素单元同时被扫描，以实现两行同时扫描，以降低扫描时间，提高刷新频率。在单行扫描模式时，向第一时钟信号线输入第三时钟信号，向第二时钟信号线输入第四时钟信号，向第三时钟信号线输入第五时钟信号，向第四时钟信号线输入第六时钟信号，以使第一移位寄存器组和第二移位寄存器组交替输出驱动信号，以实现逐行扫描，以提高分辨率。
80.可选的，在上述实施例的基础上，图6为本发明实施例提供的又一种显示装置的结构示意图，显示面板1还包括：第一开关单元51。第一开关单元51包括第一端、第二端和控制端，第一时钟信号线ck1与第一开关单元51的第一端电连接；第一开关单元51的第二端用于接收第一时钟信号。
81.其中，在双行同时扫描模式或高刷新频率模式(例如刷新频率可以是120hz)时，控
制第一开关单元51导通，以向第一时钟信号线ck1输入第一时钟信号。在单行扫描模式或高分辨模式时，控制第一开关单元51关断，不向第一时钟信号线ck1输入第一时钟信号。第一开关单元51可以包括薄膜晶体管。
82.可选的，在上述实施例的基础上，继续参见图6，显示面板还包括：第二开关单元52。第二开关单元52包括第一端、第二端和控制端，第一时钟信号线ck1与第二开关单元52的第一端电连接；第二开关单元52的第二端用于接收第三时钟信号。
83.其中，第二开关单元52可以包括薄膜晶体管。在单行扫描模式或高分辨模式时，控制第二开关单元52导通，以向第一时钟信号线ck1输入第三时钟信号。在双行同时扫描模式或高刷新频率模式时，控制第二开关单元52关断，不向第一时钟信号线ck1输入第一时钟信号。第一开关单元51和第二开关单元52不同时导通。通过控制第一开关单元51和第二开关单元52的开关状态，以控制第一时钟信号线ck1上传输的时钟信号。
84.可选的，在上述实施例的基础上，继续参见图6，显示面板还包括：第三开关单元53。第三开关单元53包括第一端、第二端和控制端，第二时钟信号线ck2与第三开关单元53的第一端电连接；第三开关单元53的第二端用于接收第二时钟信号。
85.其中，第三开关单元53可以包括薄膜晶体管。在双行同时扫描模式或高刷新频率模式时，控制第三开关单元53导通，以向第二时钟信号线ck2输入第二时钟信号。在单行扫描模式或高分辨模式时，控制第三开关单元53关断，不向第二时钟信号线ck2输入第二时钟信号。
86.可选的，在上述实施例的基础上，继续参见图6，显示面板还包括：第四开关单元54。第四开关单元54包括第一端、第二端和控制端，第二时钟信号线ck2与第四开关单元54的第一端电连接；第四开关单元54的第二端用于接收第四时钟信号。
87.其中，第四开关单元54可以包括薄膜晶体管。在单行扫描模式或高分辨模式时，控制第四开关单元54导通，以向第二时钟信号线ck2输入第四时钟信号。在双行同时扫描模式或高刷新频率模式时，控制第四开关单元54关断，不向第二时钟信号线ck2输入第四时钟信号。第三开关单元53和第四开关单元54不同时导通。通过控制第三开关单元53和第四开关单元54的开关状态，以控制第二时钟信号线ck2上传输的时钟信号。
88.可选的，在上述实施例的基础上，继续参见图6，显示面板还包括：第五开关单元55。第五开关单元55包括第一端、第二端和控制端，第三时钟信号线ck3与第五开关单元55的第一端电连接；第五开关单元55的第二端用于接收第一时钟信号。
89.其中，第五开关单元55可以包括薄膜晶体管。在双行同时扫描模式或高刷新频率模式时，控制第五开关单元55导通，以向第三时钟信号线ck3输入第一时钟信号。在单行扫描模式或高分辨模式时，控制第五开关单元55关断，不向第三时钟信号线ck3输入第一时钟信号。
90.可选的，在上述实施例的基础上，继续参见图6，显示面板还包括：第六开关单元56。第六开关单元56包括第一端、第二端和控制端，第三时钟信号线ck3与第六开关单元56的第一端电连接；第六开关单元56的第二端用于接收第五时钟信号。
91.其中，第六开关单元56可以包括薄膜晶体管。在单行扫描模式或高分辨模式时，控制第六开关单元56导通，以向第三时钟信号线ck3输入第五时钟信号。在双行同时扫描模式或高刷新频率模式时，控制第六开关单元56关断，不向第三时钟信号线ck3输入第五时钟信
号。第五开关单元55和第六开关单元56不同时导通。通过控制第五开关单元55和第六开关单元56的开关状态，以控制第三时钟信号线ck3上传输的时钟信号。
92.可选的，在上述实施例的基础上，继续参见图6，显示面板还包括：第七开关单元57。第七开关单元57包括第一端、第二端和控制端，第四时钟信号线ck4与第七开关单元57的第一端电连接；第七开关单元57的第二端用于接收第二时钟信号。
93.其中，第七开关单元57可以包括薄膜晶体管。在双行同时扫描模式或高刷新频率模式时，控制第七开关单元57导通，以向第四时钟信号线ck4输入第二时钟信号。在单行扫描模式或高分辨模式时，控制第七开关单元57关断，不向第四时钟信号线ck4输入第二时钟信号。
94.可选的，在上述实施例的基础上，继续参见图6，显示面板还包括：第八开关单元58。第八开关单元58包括第一端、第二端和控制端，第四时钟信号线ck4与第八开关单元58的第一端电连接；第八开关单元58的第二端用于接收第六时钟信号。
95.其中，第八开关单元58可以包括薄膜晶体管。在单行扫描模式或高分辨模式时，控制第八开关单元58导通，以向第四时钟信号线ck4输入第六时钟信号。在双行同时扫描模式或高刷新频率模式时，控制第八开关单元58关断，不向第四时钟信号线ck4输入第六时钟信号。第七开关单元57和第八开关单元58不同时导通。通过控制第七开关单元57和第八开关单元58的开关状态，以控制第四时钟信号线ck4上传输的时钟信号。
96.可选的，在上述实施例的基础上，继续参见图6，显示面板还包括：至少一条控制信号线。第一开关单元51的控制端、第二开关单元52的控制端、第三开关单元53的控制端、第四开关单元54的控制端、第五开关单元55的控制端、第六开关单元56的控制端、第七开关单元57的控制端和第八开关单元58的控制端电连接至同一控制信号线或不同的控制信号线。第一开关单元51的控制端、第二开关单元52的控制端、第三开关单元53的控制端、第四开关单元54的控制端、第五开关单元55的控制端、第六开关单元56的控制端、第七开关单元57的控制端和第八开关单元58的控制端电连接至同一控制信号线，可以降低布线的复杂程度。
97.图7为本发明实施例提供的又一种显示面板的驱动方法的流程图。在上述实施例的基础上，结合图3至图7所示，该显示面板的驱动方法包括：双行同时扫描模式包括：
98.步骤310、控制第一开关单元、第三开关单元、第五开关单元和第七开关单元导通。
99.其中，参见图6，控制第一开关单元51、第三开关单元53、第五开关单元55和第七开关单元57导通，以向第一时钟信号线ck1和第三时钟信号线ck3输入第一时钟信号，向第二时钟信号线ck2和第四时钟信号线ck4输入第二时钟信号。
100.步骤320、控制第二开关单元、第四开关单元、第六开关单元和第八开关单元关断。
101.步骤330、向启动信号线输入第一启动信号。
102.步骤340、向第一时钟信号线和第三时钟信号线输入第一时钟信号。
103.步骤350、向第二时钟信号线和第四时钟信号线输入第二时钟信号。
104.步骤360、第一移位寄存器逐级输出驱动信号。
105.步骤370、第二移位寄存器逐级输出驱动信号，其中，在第q级第一移位寄存器输出驱动信号的同时，第q级第二移位寄存器输出驱动信号，其中，q为整数，1≤q≤n-1，n为第一移位寄存器的个数。
106.单行扫描模式包括：
107.步骤380、控制第一开关单元、第三开关单元、第五开关单元和第七开关单元关断。
108.步骤390、控制第二开关单元、第四开关单元、第六开关单元和第八开关单元导通。
109.其中，参见图6，控制第二开关单元52、第四开关单元54、第六开关单元56和第八开关单元58导通，以向第一时钟信号线ck1输入第三时钟信号，向第二时钟信号线ck2输入第四时钟信号，向第三时钟信号线ck3输入第五时钟信号，向第四时钟信号线ck4输入第六时钟信号。
110.步骤400、向启动信号线输入第二启动信号。
111.步骤410、向第一时钟信号线输入第三时钟信号，向第二时钟信号线输入第四时钟信号，向第三时钟信号线输入第五时钟信号，向第四时钟信号线输入第六时钟信号。
112.步骤420、第一移位寄存器逐级输出驱动信号。
113.步骤430、第二移位寄存器逐级输出驱动信号，其中，在第q级第一移位寄存器输出驱动信号之后，在第q 1级第一移位寄存器输出驱动信号之前，第q级第二移位寄存器输出驱动信号。
114.可选的，在上述实施例的基础上，图8为本发明实施例提供的又一种双行同时扫描模式时的时序图，第一时钟信号的第一电平与第一启动信号在时间上重叠的时长t13等于第一时钟信号在其周期内呈第一电平的持续时长t11，即t13＝t11。第二时钟信号的第一电平与第一启动信号在时间上不重叠。
115.可选的，在上述实施例的基础上，图9为本发明实施例提供的又一种单行扫描模式时的时序图，第三时钟信号的第二电平与第二启动信号在时间上重叠的时长t25等于第三时钟信号在其周期内呈第一电平的持续时长t23，即t25＝t23。第五时钟信号的第二电平与第二启动信号在时间上重叠的时长t26等于第五时钟信号在其周期内呈第一电平的持续时长t24，即t26＝t24。第四时钟信号的第二电平与第二启动信号在时间上不重叠。第六时钟信号的第二电平与第二启动信号在时间上不重叠。
116.可选的，在上述实施例的基础上，继续参见图8，第一时钟信号与第二时钟信号的波形相同，相位相反。
117.可选的，在上述实施例的基础上，继续参见图9，第三时钟信号、第四时钟信号、第五时钟信号和第六时钟信号的波形相同。可选的，第三时钟信号与第四时钟信号的相位相反。可选的，第五时钟信号的相位超前第四时钟信号的相位90度。可选的，第五时钟信号与第六时钟信号的相位相反。
118.可选的，在上述实施例的基础上，第一时钟信号的周期t1小于第三时钟信号的周期t2，以使得双行同时扫描模式的扫描时间变短，提高显示画面的刷新频率。
119.可选的，在上述实施例的基础上，第一启动信号和第二启动信号为高电平，或者，第一启动信号和第二启动信号为低电平。
120.可选的，第一时钟信号和第二时钟信号在其周期内呈第一电平的持续时长相等，即t12＝t11。可选的，第一时钟信号在其周期内呈第一电平的持续时长t21小于或等于其周期t1的二分之一。
121.可选的，第三时钟信号、第四时钟信号、第五时钟信号和第六时钟信号在其周期内呈第一电平的持续时长相等，即t21＝t22＝t23＝t24。可选的，第三时钟信号在其周期内呈第二电平的持续时长t23小于或等于其周期t2的四分之一。
122.本发明实施例提供一种显示装置。该显示装置可用于执行本发明任意实施例提供的显示面板的驱动方法。在上述实施例上，继续参见图1，该显示装置包括显示面板和时序控制电路40。
123.显示面板包括：驱动电路和多条驱动信号线30。
124.驱动电路包括：第一移位寄存器10组、第二移位寄存器20组、启动信号线、第一时钟信号线ck1、第二时钟信号线ck2、第三时钟信号线ck3和第四时钟信号线ck4。
125.第一移位寄存器10组包括多个级联的第一移位寄存器10，第一移位寄存器10与第一时钟信号线ck1和第二时钟信号线ck2电连接；位于第一级的第一移位寄存器10的启动信号端s1与启动信号线电连接；任一第一移位寄存器10与一驱动信号线30电连接；不同的第一移位寄存器10与不同的驱动信号线30电连接。
126.第二移位寄存器20组包括多个级联的第二移位寄存器20，第二移位寄存器20与第三时钟信号线ck3和第四时钟信号线ck4电连接；位于第一级的第二移位寄存器20的启动信号端s1与启动信号线电连接；任一第二移位寄存器20与一驱动信号线30电连接；不同的第二移位寄存器20与不同的驱动信号线30电连接；第一移位寄存器10与第二移位寄存器20电连接至不同的驱动信号线30。
127.启动信号线、第一时钟信号线ck1、第二时钟信号线ck2、第三时钟信号线ck3和第四时钟信号线ck4与时序控制电路40电连接。
128.时序控制电路40用于在单行扫描模式时，向启动信号线输入第一启动信号；向第一时钟信号线ck1和第三时钟信号线ck3输入第一时钟信号；向第二时钟信号线ck2和第四时钟信号线ck4输入第二时钟信号。
129.其中，第一时钟信号与第二时钟信号的周期相同，例如均为t1。第一时钟信号的第一电平和第二时钟信号的第一电平在时间上不重叠。第一电平与第一启动信号的电平相同，例如可以是低电平。第一时钟信号的第一电平与第一启动信号在时间上重叠的时长t13等于第一时钟信号在其周期内呈第一电平的持续时长t11，即t13＝t11。第二时钟信号的第一电平与第一启动信号在时间上不重叠。
130.时序控制电路40还用于在双行同时扫描模式时，向启动信号线输入第二启动信号；向第一时钟信号线ck1输入第三时钟信号；向第二时钟信号线ck2输入第四时钟信号；向第三时钟信号线ck3输入第五时钟信号；向第四时钟信号线ck4输入第六时钟信号。
131.其中，第三时钟信号、第四时钟信号、第五时钟信号和第六时钟信号的周期相同，例如均为t2。第三时钟信号的第二电平、第五时钟信号的第二电平、第四时钟信号的第二电平和第六时钟信号的第二电平在时间上不重叠。按照第三时钟信号的第二电平、第五时钟信号的第二电平、第四时钟信号的第二电平和第六时钟信号的第二电平的顺序循环产生。第二电平与第二启动信号的电平相同。
132.第三时钟信号的第二电平与第二启动信号在时间上重叠的时长t25等于第三时钟信号在其周期内呈第一电平的持续时长t23，即t25＝t23。第五时钟信号的第二电平与第二启动信号在时间上重叠的时长t26等于第五时钟信号在其周期内呈第一电平的持续时长t24，即t26＝t24。第四时钟信号的第二电平与第二启动信号在时间上不重叠。第六时钟信号的第二电平与第二启动信号在时间上不重叠。
133.其中，显示面板可以是有机发光显示面板。显示装置可以是智能手机、笔记本电
脑、平板电脑和智能可穿戴设备等。本发明实施例提供的显示装置可用于执行本发明任意实施例提供的显示面板的驱动方法，因此本发明实施例提供的显示装置也具备上述实施例中所描述的有益效果，此处不再赘述。
134.可选的，在上述实施例的基础上，继续参见图6，时序控制电路40包括第一时钟信号产生电路41、第二时钟信号产生电路42、第三时钟信号产生电路43、第四时钟信号产生电路44、第五时钟信号产生电路45、第六时钟信号产生电路46和控制电路47。
135.其中，第一时钟信号产生电路41可用于产生第一时钟信号。第二时钟信号产生电路42可用于产生第二时钟信号。第三时钟信号产生电路43可用于产生第三时钟信号。第四时钟信号产生电路44可用于产生第四时钟信号。第五时钟信号产生电路45可用于产生第五时钟信号。第六时钟信号产生电路46可用于产生第六时钟信号。控制电路47还可以启动信号线stv连接。
136.可选的，显示装置还包括切换电路50。
137.可选的，切换电路50包括：第一开关单元51。第一开关单元51包括第一端、第二端和控制端，第一时钟信号线ck1与第一开关单元51的第一端电连接；第一开关单元51的第二端与第一时钟信号产生电路41或第三时钟信号线ck3电连接。
138.可选的，切换电路50包括：第二开关单元52。第二开关单元52包括第一端、第二端和控制端，第一时钟信号线ck1与第二开关单元52的第一端电连接；第二开关单元52的第二端与第三时钟信号产生电路43电连接。
139.可选的，切换电路50包括：第三开关单元53。第三开关单元53包括第一端、第二端和控制端，第二时钟信号线ck2与第三开关单元53的第一端电连接；第三开关单元53的第二端与第二时钟信号产生电路42或第四时钟信号线ck4电连接。
140.可选的，切换电路50包括：第四开关单元54。第四开关单元54包括第一端、第二端和控制端，第二时钟信号线ck2与第四开关单元54的第一端电连接；第四开关单元54的第二端与第四时钟信号产生电路44电连接。
141.可选的，切换电路50包括：第五开关单元55。第五开关单元55包括第一端、第二端和控制端，第三时钟信号线ck3与第五开关单元55的第一端电连接；第五开关单元55的第二端与第一时钟信号产生电路41或第一时钟信号线ck1电连接；第一开关单元51的第二端和第五开关单元55的第二端中的至少一个与第一时钟信号产生电路41电连接。
142.可选的，切换电路50包括：第六开关单元56。第六开关单元56包括第一端、第二端和控制端，第三时钟信号线ck3与第六开关单元56的第一端电连接；第六开关单元56的第二端与第五时钟信号产生电路45电连接。
143.可选的，切换电路50包括：第七开关单元57。第七开关单元57包括第一端、第二端和控制端，第四时钟信号线ck4与第七开关单元57的第一端电连接；第七开关单元57的第二端与第二时钟信号产生电路42或第二时钟信号线ck2电连接；第三开关单元53的第二端和第七开关单元57的第二端中的至少一个与第二时钟信号产生电路42电连接。
144.可选的，切换电路50包括：第八开关单元58。第八开关单元58包括第一端、第二端和控制端，第四时钟信号线ck4与第八开关单元58的第一端电连接；第八开关单元58的第二端与第六时钟信号产生电路46电连接。
145.可选的，切换电路50包括：至少一条控制信号线，第一开关单元51的控制端、第二
开关单元52的控制端、第三开关单元53的控制端、第四开关单元54的控制端、第五开关单元55的控制端、第六开关单元56的控制端、第七开关单元57的控制端和第八开关单元58的控制端电连接至同一控制信号线或不同的控制信号线，控制信号线与控制电路47电连接。
146.控制电路47用于在双行同时扫描模式时，控制第一开关单元51、第三开关单元53、第五开关单元55和第七开关单元57导通；控制第二开关单元52、第四开关单元54、第六开关单元56和第八开关单元58关断；在单行扫描模式时，控制第一开关单元51、第三开关单元53、第五开关单元55和第七开关单元57关断；控制第二开关单元52、第四开关单元54、第六开关单元56和第八开关单元58导通。
147.可选的，在上述实施例的基础上，继续参见图6，切换电路50、驱动电路和多条驱动信号线30设置于显示面板的阵列基板中。切换电路50、驱动电路可位于显示面板1的非显示区3。多条驱动信号线30可位于显示面板1的显示区2。
148.可选的，在上述实施例的基础上，切换电路50与时序控制电路40集成在同一芯片中。
149.可选的，驱动电路为扫描驱动电路，驱动信号线30为扫描线。
150.可选的，驱动电路为发光控制电路，驱动信号线30为发光控制线。
151.可选的，任一第一移位寄存器10包括第一时钟信号输入端ck、第二时钟信号输入端xck、启动信号端s1和触发信号端s2，第i个第一移位寄存器10的启动信号端s1与第i 1个第一移位寄存器10的触发信号端s2电连接，其中，i为整数，1≤i《n，n为第一移位寄存器10的个数，n≥2。
152.第2k 1个第一移位寄存器10的第一时钟信号输入端ck与第一时钟信号线ck1电连接；其中，k为整数，0≤k≤n/2-1；第2k 1个第一移位寄存器10的第二时钟信号输入端xck与第二时钟信号线ck2电连接；第2k 2个第一移位寄存器10的第一时钟信号输入端ck与第二时钟信号线ck2电连接；第2k 2个第一移位寄存器10的第二时钟信号输入端xck与第一时钟信号线ck1电连接。
153.可选的，任一第二移位寄存器20包括第一时钟信号输入端ck、第二时钟信号输入端xck、启动信号端s1和触发信号端s2，第j个第二移位寄存器20的启动信号端s1与第j 1个第一移位寄存器10的触发信号端s2电连接，其中，j为整数，1≤i《m，m为第二移位寄存器20的个数，m≥2，m＝n，或者，n-m＝1。
154.第2p 1个第一移位寄存器10的第一时钟信号输入端ck与第三时钟信号线ck3电连接；其中，p为整数，0≤p≤m/2-1；第2p 1个第二移位寄存器20的第二时钟信号输入端xck与第四时钟信号线ck4电连接；第2p 2个第二移位寄存器20的第一时钟信号输入端ck与第四时钟信号线ck4电连接；第2p 2个第二移位寄存器20的第二时钟信号输入端xck与第三时钟信号线ck3电连接。
155.可选的，在上述实施例的基础上，继续参见图6，第一开关单元51包括n型薄膜晶体管，第二开关单元52包括p型薄膜晶体管，第三开关单元53包括n薄膜晶体管，第四开关单元54包括p型薄膜晶体管，第五开关单元55包括n型薄膜晶体管，第六开关单元56包括p型薄膜晶体管，第七开关单元57包括n薄膜晶体管，第八开关单元58包括p型薄膜晶体管。
156.可选的，在上述实施例的基础上，图10为本发明实施例提供的又一种显示装置的结构示意图，第一开关单元51包括p型薄膜晶体管，第二开关单元52包括n型薄膜晶体管，第
三开关单元53包括p薄膜晶体管，第四开关单元54包括n型薄膜晶体管，第五开关单元55包括p型薄膜晶体管，所述第六开关单元56包括n型薄膜晶体管，所述第七开关单元57包括p薄膜晶体管，所述第八开关单元58包括n型薄膜晶体管。
157.可选的，在上述实施例的基础上，图11为本发明实施例提供的又一种显示装置的结构示意图，第一移位寄存器组和第二移位寄存器组位于驱动信号线的相对的两侧。
158.可选的，在上述实施例的基础上，图12为本发明实施例提供的一种第一移位寄存器的结构示意图。第一移位寄存器包括：第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第五晶体管m5、第六晶体管m6、第七晶体管m7、第八晶体管m8、第一电容c1和第二电容c2。其中，启动信号输入端s1与第一晶体管m1的第一极电连接；第三晶体管m3的第一极，第四晶体管m4的控制极，以及第八晶体管m8的第一极，均与第一晶体管m1的第二极电连接；第一晶体管m1的控制极，以及第四晶体管m4的第二极，均与第一时钟信号输入端ck电连接；第三晶体管m3的控制极，以及第六晶体管m6的第一极，均与第二时钟信号输入端xck电连接；第二晶体管m2的第一极，第一电容c1的第一极，以及第七晶体管m7的第一极，均与第一电位信号输入端vd电连接；第八晶体管m8的控制极，以及第五晶体管m5的第一极，均与第二电位信号输入端ve电连接；第三晶体管m3的第二极与第二晶体管m2的第二极电连接；第二晶体管m2的控制极，第四晶体管m4的第二极，第一电容c1的第二极，以及第五晶体管的第二极，均与第七晶体管m7的控制极电连接；第八晶体管m8的第二极，以及第二电容c2的第一极，均与第六晶体管的控制极电连接；第六晶体管m6的第二极，第二电容c2的第二极，以及第七晶体管m7的第二极，均与驱动信号输出端(也作为触发信号端s2)电连接。第一晶体管m1可为双栅晶体管。
159.需要说明的是，图12示例性的画出第一晶体管m1至第八晶体管m8是p型晶体管的情况，图12的技术方案对应的时序图可为图5。第一电位信号输入端vd的电位可高于第二电位信号输入端ve的电位。第一电位信号输入端vd的电位与第二电位信号输入端ve的电位的逻辑相反。
160.可选的，第一晶体管m1至第八晶体管m8可以是n型晶体管。对应的时序图即可将图5的各端信号的波形各时刻的电平取反即可获得。第一电位信号输入端vd的电位可低于第二电位信号输入端ve的电位。此时，图3、图4、图8和图9中的各端信号的波形各时刻的电平需取反。
161.可选的，显示面板还可包括第一电位信号线和第二电位信号线。第一移位寄存器和第二移位寄存器的第一电位信号输入端与第一电位信号线电连接。第一移位寄存器和第二移位寄存器的第二电位信号输入端与第二电位信号线电连接。
162.注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。