一种信号边沿比较器

1.本发明涉及集成电路技术领域，特别涉及一种信号边沿比较器。


背景技术：

2.在数字电路中，通常需要判别一组信号发生同种沿变时的相位关系，目前多使用时钟驱动触发器去锁定不同的信号，根据触发器的输出判断信号发生同种沿变在时域上的先后关系。这种技术受时钟的频率以及触发器的setup/hold时间的约束，因此当存在同种沿变极为接近的一组信号，使用此类方法将无法实现判别。


技术实现要素：

3.本发明实施例提供了一种信号边沿比较器，用以解决现有技术中存在的无法判别同种沿变极为接近的一组信号的相位关系的问题。
4.一方面，本发明实施例提供了一种信号边沿比较器，包括：
5.脉冲转换电路，用于将两个待比较信号的上升沿或下降沿分别转换为相应的脉冲信号；
6.信号比较电路，与脉冲转换电路电连接，用于对两个脉冲信号进行比较，并输出比较结果。
7.本发明中的一种信号边沿比较器，具有以下优点：
8.1、可以实现皮秒级相位差辨识，提升了数字电路中相位辨别的能力。
9.2、可以将比较结果输出保持，对数字电路而言，减少了对时钟频率的要求。能够做到低时钟频率实现高相位分辨率。
附图说明
10.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
11.图1为本发明实施例提供的上升沿信号边沿比较器的电路图；
12.图2为本发明实施例提供的下降沿信号边沿比较器的电路图；
13.图3为本发明实施例提供的上升沿脉冲转换电路；
14.图4为本发明实施例提供的下降沿脉冲转换电路；
15.图5为本发明实施例提供的上升沿信号边沿比较器的功能图；
16.图6为本发明实施例提供的下降沿信号边沿比较器的功能图；
17.图7为本发明实施例提供的上升沿脉冲转换电路的功能图；
18.图8为本发明实施例提供的下降沿脉冲转换电路的功能图。
具体实施方式
19.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
20.图1为本发明实施例提供的一种信号边沿比较器的组成示意图。本发明实施例提供了一种信号边沿比较器，包括：
21.脉冲转换电路，用于将两个待比较信号的上升沿或下降沿分别转换为相应的脉冲信号；
22.信号比较电路，与脉冲转换电路电连接，用于对两个脉冲信号进行比较，并输出比较结果。
23.示例性地，本发明中的信号边沿比较器包括上升沿信号边沿比较器和下降沿信号边沿比较器，分别如图1和2所示。具体地，上升沿信号边沿比较器和下降沿信号边沿比较器的区别主要在于脉冲转换电路，在上升沿信号边沿比较器中，脉冲转换电路包括上升沿脉冲转换电路i0、i1，在下降沿信号边沿比较器中，脉冲转换电路包括下降沿脉冲转换电路i6、i7。上升沿脉冲转换电路i0和i1的电路结构相同，下降沿脉冲转换电路i6和i7的电路结构相同，分别如图3和4所示。在图1和2的比较器中，slow和fast分别为输入的两个待比较信号，在上升沿脉冲转换电路中，输入的两个待比较信号的上升沿被转换为负脉冲，负脉冲输入到信号比较电路中，信号比较电路对两个负脉冲信号进行比较后，输出比较结果。在下降沿脉冲转换电路中，输入的两个待比较信号的下降沿被转换为负脉冲，负脉冲输入到信号比较电路中，信号比较电路对两个负脉冲信号进行比较后，也输出比较结果。
24.在图1和图2所示的信号比较器电路中，上升沿脉冲转换电路包括模块i0和i1，下降沿脉冲转换电路包括模块i6和i7，而上升沿信号边沿比较器的信号比较电路则包括晶体管pm0、pm1、pm2、pm3、m0、m1、m2、m3、m4和m5，下降沿信号边沿比较器的信号比较电路包括晶体管pm4、pm5、pm6、pm7、m6、m7、m8、m9、m10和m11。
25.上升沿脉冲转换电路i0和i1的输入除了待比较信号slow和fast以外，还包括用于产生比较窗口和设置输出信号脉冲宽度的设置信号rsti以及用于比较器整体复位功能的复位信号rste，其中设置信号rsti输入i0，而复位信号rste输入i1。相应地，下降沿脉冲转换电路i6和i7的输入除了待比较信号slow和fast以外，也包括用于产生比较窗口和设置输出信号脉冲宽度的设置信号rsti以及用于比较器整体复位功能的复位信号rste，其中设置信号rsti输入i6，而复位信号rste输入i7。
26.而在信号比较电路中，也需要输入设置信号rsti和复位信号rste，在上升沿信号边沿比较器中，设置信号rsti输入信号比较电路的晶体管m0和m1的栅极，复位信号rste输入信号比较电路的晶体管m4和m5的栅极。在下降沿信号边沿比较器中，设置信号rsti经过反相器i12处理后输入信号比较电路的晶体管m6和m7的栅极，复位信号rste经过反相器i13处理后输入信号比较电路的晶体管m10和m11的栅极。
27.从图1和图2的电路可知，上升沿信号边沿比较器和下降沿信号边沿比较器均为对称结构，以上升沿信号边沿比较器的左侧为例，上升沿脉冲转换电路i0输出端连接至晶体管pm0的栅极，晶体管pm0的漏极连接至晶体管pm2的源极，晶体管pm2的栅极连接至晶体管
pm3的漏极，晶体管pm2的漏极连接至晶体管m1、m2、m5的漏极与m3的栅极。晶体管pm2的漏极导出作为对比结果信号的输出。晶体管m0的栅极与m1的栅极相接同时与外界的设置信号rsti连接，晶体管m0的源极与pm3的漏极相连接。
28.在下降沿信号边沿比较器中，左侧的结果为：下降沿脉冲转换电路i6输出端连接至晶体管pm4的栅极，晶体管pm4的漏极连接至晶体管pm6的源极，晶体管pm6的栅极连接至晶体管pm7的漏极，晶体管pm6的漏极连接至晶体管m7、m8、m11的漏极与m9的栅极。晶体管pm6的漏极导出作为对比结果信号的输出。晶体管m6的栅极与m7的栅极相接同时与外界的设置信号rsti连接，晶体管m6的源极与pm7的漏极相连接。
29.在一种可能的实施例中，上升沿脉冲转换电路包括：上升沿反相支路，由多个反相器依次连接形成；上升沿复位反相器；与非门，具有三个输入端，上升沿反相支路、上升沿复位反相器以及一个待比较信号分别与与非门的三个输入端连接；
30.下降沿脉冲转换电路包括：下降沿反相支路，由多个反相器依次连接形成；下降沿复位反相器；或门，具有三个输入端，下降沿反相支路、下降沿复位反相器以及一个待比较信号分别与或门的三个输入端连接。
31.示例性地，上升沿反相支路和下降沿反相支路均包括三个依次连接的反相器，在模块i0的上升沿反相支路中，输入的待比较信号slow连接至反相器i14的vin，反相器i14的输出vout连接到反相器i15的vin脚，反相器i15的vout连接到反相器i16的vin脚，反相器i16的vout连接至三输入与非门i17的第一个输入端。待比较信号slow同时也直接连接到三输入与非门i17的第二个输入端，设置信号rsti经过一个反相器i18处理后连接到三输入与非门i17的第三个输入端。
32.相应地，在模块i6的下降沿反相支路中，输入的待比较信号slow连接至反相器i19的vin，反相器i19的输出vout连接到反相器i20的vin脚，反相器i20的vout连接到反相器i21的vin脚，反相器i21的vout连接至三输入或门i22的第一个输入端。同时待比较信号slow也直接连接到三输入或门i22的第二个输入端，设置信号rsti经过一个反相器i23处理后连接到或门i22的第三个输入端。
33.在一种可能的实施例中，信号比较电路包括：比较电路，用于对两个脉冲信号进行比较，输出比较结果信号；驱动电路，与比较电路电连接，用于提高比较结果信号的驱动能力。
34.示例性地，驱动电路包括两级连接的反相器，在上升沿信号边沿比较器中，驱动电路包括反相器i2、i3、i4和i5，从晶体管pm2输出的比较结果信号经过两个依次连接的反相器i3和i2处理后，能够增强比较结果信号的驱动能力，而从晶体管pm3输出的比较结果信号经过两个依次连接的反相器i4和i5处理后，也能增强比较结果信号的驱动能力。下降沿信号边沿比较器的情况相同，在此不做赘述。
35.如图5和6所示，在上升沿信号边沿比较器中，当设置信号rsti为低电平时，比较器开始工作，当fast信号的上升沿落于设置信号rsti和slow信号的上升沿之间时，如图5中的1所示，此时outa输出高电平如图5中的2所示，然后结果被锁存。当设置信号rsti变为高电平后，outa输出被复位如图5中的3所示。当fast信号上升沿落于slow信号的上升沿之后时，如图5中的4所示，outb被拉高，当设置信号rsti变为高电平后，outb被复位，如图5中的5所示。
36.在下降沿信号边沿比较器中，当设置信号rsti为高电平时，比较器开始工作，当fast信号的下降沿落于设置信号rsti和slow信号的下降沿之间，如图6中的6所示，此时outa输出高电平，然后结果被锁存。当设置信号rsti变为低电平后，outa输出被复位如图6中的7所示。当fast信号下降沿落于slow信号的下降沿之后，如图6中的8所示，outb被拉高，当设置信号rsti变为低电平后，outb被复位，如图6中9所示。
37.如图7和8所示，在上升沿边沿比较器中，当信号存在上升沿时，可以得到如图7所示的工作状态。slow/fast信号进入模块i0和i1后，会通过三级反相器，经过延时加反向得到与非门的nand_a状态信号，同时slow/fast信号还会直接连接至与非门得到nand_b状态信号。设置信号rsti经过反相后得到nand_c状态信号，最后将三路状态信号进行与非操作，可以得到nand_y的结果输出，即在设置信号rsti为低电平时，slow/fast信号的上升沿会被模块i0和i1转换为一个负脉冲。此处假设fast信号的负脉冲先到，此时会打开图1中的晶体管pm1，此时晶体管pm3也会紧接着被打开，此时晶体管pm3的漏极、pm2的栅极与m2的栅极电压一致为vdd，这将抑制晶体管pm2的开启，同时开启了晶体管m2，这将导致在rsti/rste信号变为高电平前此些晶体管都将维持当前的状态，因此在fast信号上升沿先来时，outa将一直为高电平输出。slow信号的分析类似。
38.在下降沿边沿比较器中，当信号存在下降沿时，可以得到如图8所示的工作状态。slow/fast信号进入模块i6和i7后，会通过三级反相器，经过延时加反相得到or_a状态信号，同时slow/fast信号还会直接连接至三输入或门得到or_b状态信号。设置信号rsti经过反相后得到or_c状态信号，最后将三路信号进行或操作，可以得到or_y的结果输出，即在设置信号rsti为高电平时，slow/fast信号的下降沿会被模块i6和i7转换为一个负脉冲。负脉冲比较与上升沿信号边沿比较器一致，因为下降沿信号边沿比较器的复位电平与上升沿信号边沿比较器相反，所以在比较器的复位电路处下降沿信号边沿比较器较之上升沿信号边沿比较器多了一组反相器。
39.尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
40.显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。