半导体存储器装置和包括其的存储器系统的制作方法

半导体存储器装置和包括其的存储器系统
1.相关申请的交叉引用
2.本技术要求于2020年12月10日提交的申请号为63/123685的美国临时申请和于2021年1月29日提交的申请号为10-2021-0013436的韩国专利申请的权益，它们的全部内容都通过引用合并于本文中。
技术领域
3.本发明的各种实施例涉及一种半导体设计技术，更具体而言，涉及一种包括执行目标刷新操作的半导体存储器装置的存储器系统。


背景技术：

4.半导体存储器装置的存储器单元包括用作开关的晶体管和存储电荷(或数据)的电容器。根据存储器单元的电容中是否有电荷，即电容器的端电压是高还是低，确定数据为处于逻辑高电平(逻辑电平1)和处于逻辑低电平(逻辑电平0)。
5.以电荷累积在电容器中的形式来存储数据，并且理论上没有功耗。然而，由于诸如晶体管的pn耦接的原因，可能会有泄漏电流，所以存储在电容器中的初始电荷量可能会消失，从而导致数据丢失。为了防止这种情况发生，在数据丢失之前读取存储器单元中的数据，并且应该将根据读取数据的正常电荷量重新充电到存储器单元中。只有在周期性地重复这样的操作时才可以保留数据，并且对单元电荷重新充电的过程被称为刷新操作，在下文中将被称为正常刷新操作。
6.近来，除了正常刷新操作之外，对由于行锤击(row hammering)可能丢失数据的特定字线的存储器单元执行附加刷新操作(在下文中称为“目标刷新操作”)。行锤击现象是指耦接到特定字线或与字线相邻设置的字线的存储器单元的数据由于相应字线的大量激活而损坏的现象。为了防止行锤击现象，对被激活超过预定次数的字线(在下文称为“目标字线”)和与该字线相邻设置的字线执行目标刷新操作。
7.为了选择要在目标刷新操作期间刷新的字线，存储器装置需要对与激活命令一起输入的所有地址进行计数。存储器装置具有计数电路来对地址的输入数量进行计数，并且随着技术规模进展，存储器装置的尺寸越小，计数电路占据的部分就越大。


技术实现要素：

8.本发明实施例涉及一种存储器系统，所述存储器系统包括：能够提供分析每个存储体的行锤击风险高的模式的信息的存储器控制器，以及能够基于分析的信息来调整每个存储体的目标刷新周期的存储器装置。
9.根据本发明实施例，一种存储器系统包括：存储器装置，其包括至少一个存储体；以及，存储器控制器，其适用于：根据激活地址将所述存储体划分为多个子区域，基于通过对每个所述子区域的激活命令的输入数量进行计数而生成的多个计数值来生成用于所述存储体的老化信号，以及提供所述激活命令、所述激活地址、所述老化信号和目标刷新命
令，其中，所述存储器装置适用于：通过根据所述激活命令对所述激活地址进行采样来生成采样地址，以及，根据所述目标刷新命令对与所述采样地址相对应的字线执行目标刷新操作，并且根据所述老化信号来调整所述存储体的刷新周期。
10.根据本发明实施例，一种存储器系统包括：存储器装置，其包括至少一个存储体；以及，存储器控制器，其适用于：根据激活地址将所述存储体划分为多个子区域，基于通过对每个所述子区域的激活命令的输入数量进行计数而生成的多个计数值来生成用于所述存储体的老化信号，根据所述老化信号来生成行锤击地址，并且将所述老化信号和目标刷新命令与所述行锤击地址一起提供，其中，所述存储器装置适用于根据所述目标刷新命令对与所述行锤击地址相对应的字线执行目标刷新操作，并且根据所述老化信号来调整所述存储体的刷新周期。
11.根据本发明实施例，一种存储器控制器包括：处理器，其适用于生成与来自主机的请求相对应的激活命令和激活地址；子计数电路，其适用于：根据所述激活地址将存储器装置的至少一个存储体划分为多个子区域，以及，通过基于所述激活地址对每个所述子区域的所述激活命令的输入数量进行计数来生成多个计数值；老化判定电路，其适用于通过计算所述计数值的平均值并且基于所述平均值计算标准差来生成用于所述存储体的老化信号和计数复位信号，其中，所述计数复位信号对所述子计数电路进行初始化；以及，跟踪电路，其适用于：基于所述激活命令来生成目标刷新命令，以及，当所述存储体的所述激活命令的输入数量大于预设数量时，根据所述老化信号和所述计数值来生成与所述激活地址相对应的行锤击地址。
12.根据本发明实施例，一种存储器系统包括：存储器装置，其包括一组多个存储器区域；以及，存储器控制器，其被配置为当所述存储器区域的激活计数被统计为以设定量或更大量集中时生成缩短信号，其中，所述存储器装置被配置为响应于所述缩短信号以缩短的周期对所述组执行目标刷新操作，并且其中，每个所述存储器区域的激活计数是在设定的时间量内对于所述存储器区域提供的激活命令的数量。
13.此外，根据本发明实施例，存储器系统可以通过以下方式以最小面积实现行锤击缓解：存储器控制器将每个存储体划分为多个子区域以分析每个子区的激活次数，并且存储器装置根据由存储器控制器分析的信息来调整每个存储体的目标刷新周期。
附图说明
14.图1a和图1b是图示根据本发明实施例的每个刷新循环的激活地址的输入数量的图。
15.图2是图示根据本发明实施例的存储器系统的框图。
16.图3是图示根据本发明第一实施例的图1中所示的存储器控制器的详细框图。
17.图4是图示根据本发明实施例的图3的子计数电路的详细配置图。
18.图5a是图示根据本发明实施例的图3的老化判定电路的详细配置图。
19.图5b是图示根据本发明实施例的图3的老化判定电路的操作的流程图。
20.图6是图示根据本发明实施例的与图3中所示的存储器控制器相对应的存储器装置的详细框图。
21.图7是图示根据本发明实施例的图6的输出控制电路的详细电路图。
22.图8是图示根据本发明实施例的图6的输入控制电路的详细电路图。
23.图9是图示根据本发明实施例的图6的地址存储电路的详细配置图。
24.图10是用于描述根据本发明实施例的用于调整每个存储体的刷新周期的方法的时序图。
25.图11是图示根据本发明第二实施例的图1中所示的存储器控制器的详细框图。
26.图12是图示根据本发明实施例的图11的跟踪电路的详细配置图。
27.图13是图示根据本发明实施例的图12的地址采样电路的详细配置图。
28.图14是图示根据本发明实施例的与图11中所示的存储器控制器相对应的存储器装置的详细框图。
具体实施方式
29.下面将参考附图更详细地描述本发明的各种实施例。然而，本发明可以采用不同的形式实施并且不应被解释为限于本文中阐述的实施例。确切的讲，提供这些实施例使得本公开充分和完整，并将本发明的范围充分传达给本领域技术人员。在整个本公开中，贯穿本发明的各个附图和实施例，相同的附图标记指代相同的部分。
30.将理解的是，当一个元件称为“耦接”或“连接”到另一个元件时，这可能意味着两者直接耦接，或者两者相互电连接并且在它们之间插入另一个电路。将进一步理解的是，当术语“包含”、“包括”、“具有”等在本说明书中使用时，其指定了存在所述特征、数字、步骤、操作、元件、组件和/或它们的组合，但不排除存在或添加一个或更多个其他特征、数字、步骤、操作、元件、组件和/或它们的组合。在本公开中，单数形式也旨在包括复数形式，除非上下文另有明确指示。
31.在下文中，为了集中于刷新操作，将省略与数据输入/输出操作相关联的配置的描述。具体地，为了便于描述，可以由附图标记“_add”来分配由存储器系统中的存储器控制器使用的地址，并且可以由附图标记“add_”来分配存储器装置中使用的地址。
32.图1a和图1b是图示根据本发明实施例的每个刷新循环的激活地址的输入数量的图。
33.参见图1a，图示了在一个刷新循环期间与激活命令一起输入的地址(在下文中定义为“激活地址”)是均匀分布的。即，图1a示出了行锤击风险较低的情况，因为每个地址的激活次数是均匀分布的。在这种情况下，由于在一个刷新循环内每个地址的激活次数(在下文中定义为“主动攻击者(active aggressor)”)很小，因此存储器装置可以通过在其中执行的目标刷新操作来应对行锤击风险。
34.参见图1b，图示了在一个刷新循环期间的激活地址仅集中在某些特定地址上。即，图1b示出了情况——由于诸如黑客攻击的特殊事件，每个地址的主动攻击者异常增加，导致高的行锤击风险。在这种情况下，由于仅在存储器装置内执行的目标刷新操作难以应对行锤击风险，因此需要来自存储器控制器的额外帮助。
35.在下文中公开了一种实现存储器系统的行锤击减轻的方案。根据本发明实施例，存储器控制器可以分析行锤击风险高的情况，即主动攻击者仅集中在某些特定地址类型上的情况，如图1b所示。然后，存储器装置可以根据存储器控制器分析的信息来调整每个存储体的目标刷新周期(或循环)。
36.图2是图示根据本发明实施例的存储器系统10的框图。
37.参见图2，存储器系统10可以包括存储器控制器100和半导体存储器装置200。
38.存储器控制器100可以控制存储器系统10的总体操作，并且存储器控制器100可以控制主机与半导体存储器装置200之间的总体数据交换。存储器控制器100可以根据来自主机的请求req来生成命令/地址信号c/a，并且将生成的命令/地址信号c/a提供给半导体存储器装置200。存储器控制器100可以将时钟ck与命令/地址信号c/a一起提供给半导体存储器装置200。存储器控制器100可以将与从主机提供的主机数据hdata相对应的数据dq与数据选通信号dqs一起提供给半导体存储器装置200。存储器控制器100可以与数据选通信号dqs一起来接收从半导体存储器装置200读取的数据dq，并且将数据dq和数据选通信号dqs作为主机数据hdata提供给主机。
39.详细地，存储器控制器100可以包括：主机接口(主机i/f)110、处理器120、刷新分析模块130、命令/地址(cmd/add)生成模块140、存储器接口(存储器i/f)150和总线170。
40.主机接口110可以被配置为在处理器120的控制下与连接到存储器系统10的主机通信。例如，主机接口110可以从主机接收请求req和主机数据hdata，并且通过接收经由存储器接口150从半导体存储器装置200读取的数据dq来向主机提供主机数据hdata。
41.处理器120可以执行用于控制半导体存储器装置200的各种类型的计算和/或其他操作，和/或可以执行固件或其他类型软件形式的指令。处理器120可以经由主机接口110接收从主机提供的请求req和主机数据hdata。处理器120可以生成与请求req相对应的各种命令，例如激活命令act、读取命令、写入命令和地址，以将命令提供给刷新分析模块130和命令/地址生成模块140。处理器120可以将主机数据hdata发送到存储器接口150。与激活命令act一起生成的地址可以定义为激活地址act_add。处理器120可以控制主机接口110、刷新分析模块130、命令/地址生成模块140和存储器接口150的整体操作。
42.刷新分析模块130可以基于从处理器120提供的激活命令act生成与刷新操作相关的命令，例如正常刷新命令ref和目标刷新命令tref。每当激活命令act的输入数量达到一定数量时，刷新分析模块130可以在以规则间隔生成设定数量的正常刷新命令ref之后生成目标刷新命令tref。根据本发明的第一实施例，刷新分析模块130可以将半导体存储器装置200的至少一个存储体bk划分为多个子区域sub0至subn，并且基于通过对存储体内每个子区域的激活命令act的输入数量进行计数而生成的计数值来生成用于存储体的老化信号ag_en。将在图3至图5b中描述根据第一实施例的刷新分析模块130的详细配置。根据本发明的第二实施例，当每个存储体bk的激活命令act的输入数量大于设定数量时，刷新分析模块130可以根据老化信号ag_en来额外生成与激活地址act_add相对应的行锤击地址rh_add。将在图11至图13中描述根据第二实施例的刷新分析模块130的详细配置。
43.命令/地址生成模块140可以通过调度从处理器120和刷新分析模块130提供的命令和地址来生成命令/地址信号c/a。命令/地址生成模块140可以将激活地址act_add和激活命令act一起提供为命令/地址信号c/a，并且将正常刷新命令ref、目标刷新命令tref或老化信号ag_en提供为命令/地址信号c/a。命令/地址生成模块140可以将包括关于半导体存储器装置200的存储体bk的信息的存储体地址，与正常刷新命令ref、目标刷新命令tref或老化信号ag_en一起提供为命令/地址信号c/a。
44.存储器接口150可以被配置为在处理器120的控制下与半导体存储器装置200通
信。例如，存储器接口150可以将命令/地址信号c/a和数据dq传输到半导体存储器装置200，并且将从半导体存储器装置200读取的数据dq传输到主机接口110。
45.处理器120可以通过总线170在主机接口110、刷新分析模块130、命令/地址生成模块140和存储器接口150之间传输数据。根据实施例，主机接口110、刷新分析模块130、命令/地址生成模块140和存储器接口150可以在不通过总线170的情况下相互独立地通信。例如，刷新分析模块130和主机接口110可以在不通过总线170的情况下相互直接通信。刷新分析模块130和存储器接口150可以在不通过总线170的情况下直接相互通信。主机接口110和存储器接口150也可以在不通过总线170的情况下直接相互通信。
46.半导体存储器装置200可以根据由存储器控制器100提供的时钟ck、命令/地址信号c/a、数据选通信号dqs和/或数据dq来执行刷新操作、写入操作和读取操作。刷新操作可以包括正常刷新操作和目标刷新操作，在正常刷新操作中，半导体存储器装置200在正常刷新周期期间顺序地刷新多个字线；在目标刷新操作中，在目标刷新周期期间与具有大数量激活或高频率激活的字线相邻设置的一个或更多个相邻字线被刷新。
47.半导体存储器装置200可以通过缓冲命令/地址信号c/a来生成内部命令(图6的icmd)和内部地址(图6的iadd)，并且可以通过对命令icmd进行解码来生成与行控制操作相关的激活命令act、预充电命令pcg、正常刷新命令ref、目标刷新命令tref和老化信号ag_en。半导体存储器装置200可以根据正常刷新命令ref来执行正常刷新操作，并且根据目标刷新命令tref来执行目标刷新操作，并且根据老化信号ag_en来调整刷新周期。作为参考，当生成激活命令act时，内部地址iadd可以对应于激活地址act_add。根据实施例，当生成目标刷新命令tref时，内部地址iadd可以对应于行锤击地址rh_add。此外，半导体存储器装置200可以通过对内部命令icmd进行解码来另外生成与数据输入/输出操作相关的命令(例如，读取命令或写入命令)。
48.详细地，半导体存储器装置200可以包括存储器单元阵列210和刷新控制电路230。
49.存储器单元阵列210可以包括多个存储体bk。在每个存储体bk中，耦接到多个字线(未示出)和多个位线(未示出)的多个存储器单元(未示出)可以采用阵列的形式来布置。每个存储体bk可以被划分为子区域sub0至subn。子区域sub0至subn可以被配置为具有不同的字线。例如，当在每个存储体中设置4096个字线时，第一子区域sub0至第八子区域sub7可以顺序地分开以包括512个字线。
50.刷新控制电路230可以提供目标地址tadd，以从字线中选择要在目标刷新操作期间被刷新的字线。根据第一实施例，刷新控制电路230可以根据激活命令act对激活地址act_add进行采样以生成每个存储体的采样地址，并且根据目标刷新命令tref对与采样地址相对应的字线执行目标刷新操作，并且根据老化信号ag_en来调整每个存储体的刷新周期。将在图6至图9中描述根据第一实施例的刷新控制电路230的详细配置。根据第二实施例，刷新控制电路230可以根据目标刷新命令tref对与从存储器控制器100提供的行锤击地址rh_add相对应的字线执行目标刷新操作，并且根据老化信号ag_en来调整每个存储体的刷新周期。将在图14中描述根据第二实施例的刷新控制电路230的详细配置。
51.如上所述，根据本发明实施例，存储器控制器100可以将每个存储体bk划分为多个子区域sub0至subn，以分析存储体内每个子区域的激活次数，并且半导体存储器装置200可以根据存储器控制器100分析的信息来调整每个存储体bk的目标刷新周期。因此，存储器系
统10可以以最小面积实现行锤击减轻。
52.在下文中，将描述根据第一实施例的存储器系统10的详细配置。在以下实施例中，描述了半导体存储器装置200具有第一存储体bk0至第k 1存储体bkk并且每个存储体具有第一子区域sub0至第n 1子区域subn作为示例。
53.图3是图示根据本发明的第一实施例的图1中所示的存储器控制器100的详细框图。在图3中，为了集中于实施例的特征，已经省略了附加配置(例如，主机接口110和存储器接口150)。
54.参见图3，处理器120可以经由主机接口110从主机接收请求req。处理器120可以生成与请求req相对应的激活命令act和激活地址act_add。
55.刷新分析模块130可以包括分别与半导体存储器装置200的存储体bk0至bkk相对应的多个分析电路130_0至130_k。分析电路130_0至130_k中的每一个可以包括老化分析电路132和刷新命令发出电路134。
56.老化分析电路132可以基于激活地址act_add，通过对存储体bk0至bkk中的相应存储体的每个子区域的激活命令act的输入数量进行计数来生成多个计数值cnt_sub0至cnt_subn。可以在设定的时间量内对每个子区域的激活命令act的输入数量进行计数。可以周期性地对每个子区域的激活命令act的输入数量进行计数。在每个时间量，当生成计数复位信号cnt_rst时，每个子区域的激活命令act的输入数量可以被初始化，这将在后面描述。老化分析电路132可以计算计数值cnt_sub0至cnt_subn的标准差，并且根据标准差来生成用于相应存储体的老化信号ag_en。
57.详细地，老化分析电路132可以包括子计数电路1322和老化判定电路1324。
58.子计数电路1322可以基于激活地址act_add，通过对相应存储体的每个子区域的激活命令act的输入数量进行计数来生成计数值cnt_sub0至cnt_subn。可以通过计数复位信号cnt_rst来初始化子计数电路1322。
59.老化判定电路1324可以通过计算计数值cnt_sub0至cnt_subn的平均值并且基于该平均值计算标准差来生成相应存储体的老化信号ag_en和计数复位信号cnt_rst。当标准差大于参考值时，老化判定电路1324可以禁止老化信号ag_en，但使能计数复位信号cnt_rst。当标准差小于或等于参考值时，老化判定电路1324可以使能老化信号ag_en，但禁止计数复位信号cnt_rst。
60.刷新命令发出电路134可以基于从处理器120提供的激活命令act来生成正常刷新命令ref和目标刷新命令tref。当激活命令act的输入数量达到一定数量时，刷新命令发出电路134可以发出目标刷新命令tref或正常刷新命令ref。
61.例如，刷新命令发出电路134可以包括命令计数器1342和计数器分析器1344。
62.命令计数器1342可以通过对激活命令act的输入数量进行计数来生成计数值。每当计数值达到一定数量时，计数器分析器1344可以以规则的间隔发出设定数量的正常刷新命令ref。计数器分析器1344可以在发出设定数量的正常刷新命令ref之后，发出目标刷新命令tref。例如，每当计数值达到10时，计数器分析器1344可以在发出4096个正常刷新命令ref之后，发出至少一个目标刷新命令tref。
63.命令/地址生成模块140可以通过调度从处理器120提供的激活命令act和激活地址act_add，以及从刷新分析模块130提供的正常刷新命令ref、目标刷新命令tref和老化信
号ag_en来生成命令/地址信号c/a。命令/地址生成模块140可以将激活地址act_add连同激活命令act一起作为命令/地址信号c/a来输出，并且将正常刷新命令ref、目标刷新命令tref或老化信号ag_en连同包括存储体信息的存储体地址一起作为命令/地址信号c/a来提供。
64.图4是图示根据本发明实施例的图3的子计数电路1322的详细配置图。
65.参见图4，子计数电路1322可以包括：子解码器310、激活组合器320和多个子计数器c0至cn。
66.子解码器310可以对激活地址act_add进行解码，以生成用于分别指定相应存储体的子区域sub0至subn的多个子区域信号bk_sub0至bk_subn。在一个实施例中，子解码器310可以通过对激活地址act_add中指定字线的一些比特进行解码来生成子区域信号bk_sub0至bk_subn。当激活地址act_add《0:x》由x 1个比特组成时，子解码器310可以对激活地址act_add《0:x》中的m 1个比特(例如，act_add《0:m》)进行解码，其中，m 1个比特的act_add《0:m》对应于用于指定字线的行地址。例如，当用于指定包括在第一子区域sub0中的第二字线的激活地址act_add《0:x》被输入时，子解码器310可以使能第一子区域信号bk_sub0。
67.当激活命令act被输入时，激活组合器320可以分别输出子区域信号bk_sub0至bk_subn作为多个子区域激活信号act_sub0至act_subn。例如，激活组合器320可以利用多个与门来实现，用于分别对激活命令act和子区域信号bk_sub0至bk_subn执行逻辑与运算。
68.子计数器c0至cn可以分别对应于子区域sub0至subn。子计数器c0至cn中的每一个可以在子区域激活信号act_sub0至act_subn的相应子区域激活信号被使能时通过将其计数值增加 1来生成计数值cnt_sub0至cnt_subn的相应计数值。当计数复位信号cnt_rst被使能时，子计数器c0至cn可以被初始化。
69.利用上述配置，子计数电路1322可以基于激活地址act_add，通过对相应存储体的每个子区域的激活命令act的输入数量进行计数来生成计数值cnt_sub0至cnt_subn。
70.图5a是图示图3的老化判定电路1324的详细配置图和流程图。
71.参见图5a，老化判定电路1324可以包括：平均值计算器410、偏差计算器420和老化分析器430。
72.平均值计算器410可以计算计数值cnt_sub0至cnt_subn的平均值avg。例如，平均值计算器410可以通过将计数值cnt_sub0至cnt_subn的总和除以n 1来输出平均值avg。
73.偏差计算器420可以基于平均值avg来计算标准差std。例如，偏差计算器420可以通过将平均值avg和计数值cnt_sub0至cnt_subn之间的偏差的平方和除以n 1来计算方差，并且输出方差的平方根作为标准差std。
74.作为参考，标准差std可以是指示计数值cnt_sub0至cnt_subn偏离平均值avg多少的参数。较小的标准差std可以意味着计数值cnt_sub0至cnt_subn集中在平均值avg附近。较大的标准差std可以意味着计数值cnt_sub0至cnt_subn偏离平均值avg较大。
75.老化分析器430可以基于标准差std来生成老化信号ag_en和计数复位信号cnt_rst。当标准差std大于参考值时，老化分析器430可以确定出行锤击风险较低，这是因为每个地址的激活次数均匀分布，如图1a所示，由此禁止老化信号ag_en但使能计数复位信号cnt_rst。当标准差std小于或等于参考值时，老化分析器430可以确定出行锤击风险较高，这是因为每个地址的主动攻击者异常增加，如图1b所示，从而使能老化信号ag_en但禁止计
数复位信号cnt_rst。
76.参见图5b，平均值计算器410可以根据计数值cnt_sub0至cnt_subn来计算平均值avg(在s410)。偏差计算器420可以基于平均值avg来计算标准差std(在s420)。当标准差std大于参考值时(s430的“是”)，老化分析器430可以禁止老化信号ag_en但使能计数复位信号cnt_rst(在s440)。相反地，当标准差std小于或等于参考值时，老化分析器430可以使能老化信号ag_en但禁止计数复位信号cnt_rst(在s450)。
77.图6是图示根据本发明实施例的与图3中所示的存储器控制器100相对应的半导体存储器装置200的详细框图。图7是图示根据本发明实施例的图6的输出控制电路235的详细电路图。图8是图示根据本发明实施例的图6的输入控制电路238的详细电路图。图9是图示根据本发明实施例的图6的地址存储电路239的详细配置图。图6示出了半导体存储器装置200在存储器单元阵列210中包括第一存储体bk0至第八存储体bk7。
78.参见图6，半导体存储器装置200可以包括：存储器单元阵列210、行控制电路212、时钟缓冲器221、命令/地址(ca)缓冲器222、命令解码器223、地址解码器224、地址锁存器225以及刷新控制电路230。
79.存储器单元阵列210可以包括第一存储体bk0至第八存储体bk7。在第一存储体bk0至第八存储体bk7的每一个中，耦接到字线wl和位线的存储器单元mc可以以阵列的形式布置。第一存储体bk0至第八存储体bk7中的每一个可以被划分为多个子区域sub0至subn。子区域sub0至subn可以被配置为具有不同的字线。可以根据半导体存储器装置200的容量来确定存储体bk0至bk7的数量或存储器单元mc的数量。
80.时钟缓冲器221可以从存储器控制器100接收时钟ck。时钟缓冲器221可以通过缓冲时钟ck来生成内部时钟clk。根据实施例，存储器控制器100可以以差分方式将系统时钟ck_t和ck_c传送到半导体存储器装置200，并且半导体存储器装置200可以包括分别接收差分时钟ck_t和ck_c的时钟缓冲器。
81.ca缓冲器222可以基于时钟ck从存储器控制器100接收命令/地址信号c/a。ca缓冲器222可以基于时钟ck对命令/地址信号c/a进行采样并且输出内部命令icmd和内部地址iadd。因此，半导体存储器装置200可以与时钟ck同步。
82.命令解码器223可以对从ca缓冲器222输出的内部命令icmd进行解码，以生成激活命令act、预充电命令pcg、正常刷新命令ref、目标刷新命令tref和老化信号ag_en。尽管未示出，但是命令解码器223可以通过对内部命令icmd进行解码来另外生成读取命令rd、写入命令wt、模式寄存器命令mrs等。
83.地址解码器224可以通过对内部地址iadd进行解码来生成存储体地址ba《0:3》。存储体地址ba《0:3》可以用于指定第一存储体bk0至第八存储体bk7。根据实施例，存储体地址ba《0:3》的某个比特可以用于选择所有的第一存储体bk0至第八存储体bk7。尽管未图示，地址解码器224可以通过对内部地址iadd进行解码来生成行地址和列地址，并将地址提供至行控制电路212和列控制电路(未示出)。
84.地址锁存器225可以根据激活命令act来锁存内部地址iadd以输出激活地址add_act。即，地址锁存器225可以提供与激活命令act一起输入的内部地址iadd作为激活地址add_act。
85.刷新控制电路230可以在随机时间点通过根据激活命令act和存储体地址ba《0:3》
对激活地址add_act进行采样来存储每个存储体的多个采样地址add_sam0至add_sam7。刷新控制电路230可以根据目标刷新命令tref和存储体地址ba《0:3》来生成第一存储体刷新信号至第八存储体刷新信号sr_bk《0:7》，同时控制第一存储体刷新信号至第八存储体刷新信号sr_bk《0:7》的激活，使得通过老化信号ag_en来调整每个存储体的刷新周期(或刷新率)。刷新控制电路230可以根据第一存储体刷新信号至第八存储体刷新信号sr_bk《0:7》，通过从采样地址add_sam0至add_samn中选择任何一个来提供目标地址tadd。结果，刷新控制电路230可以根据老化信号ag_en来控制目标地址tadd的输出间隔(即，时序)，使得调整每个存储体的刷新周期(或刷新率)。
86.详细地，刷新控制电路230可以包括：老化解码器232、刷新解码器233、周期调整电路234、输出控制电路235、激活解码器236、采样信号生成电路237、输入控制电路238和地址存储电路239。
87.老化解码器232可以通过根据老化信号ag_en对存储体地址ba《0:3》进行解码来生成分别与第一存储体bk0至第八存储体bk7相对应的第一老化存储体信号至第八老化存储体信号ag_bk《0:7》。例如，当用于指定第二存储体bk1的存储体地址ba《0:3》被输入时，老化解码器232可以根据老化信号ag_en生成与第二存储体bk1相对应的第二老化存储体信号ag_bk《1》。
88.刷新解码器233可以通过根据目标刷新命令tref对存储体地址ba《0:3》进行解码来生成分别与第一存储体bk0至第八存储体bk7相对应的第一目标刷新存储体信号至第八目标刷新存储体信号tref_bk《0:7》。例如，当用于指定第二存储体bk1的存储体地址ba《0:3》被输入时，刷新解码器233可以生成与第二存储体bk1相对应的第二目标刷新存储体信号tref_bk1。
89.周期调整电路234可以根据第一老化存储体信号至第八老化存储体信号ag_bk《0:7》来分别生成用于调整第一存储体bk0至第八存储体bk7的刷新周期(刷新率)的第一周期控制信号至第八周期控制信号sr_en_bk《0:7》。周期调整电路234可以增加与被使能的老化存储体信号相对应的周期控制信号的激活区间，并且减少或维持与被禁止的老化存储体信号相对应的周期控制信号的激活区间。例如，当与第二存储体bk1相对应的第二老化存储体信号ag_bk《1》被使能时，周期调整电路234可以增加第二周期控制信号sr_en_bk《1》的激活区间。
90.输出控制电路235可以根据第一目标刷新存储体信号至第八目标刷新存储体信号tref_bk《0:7》和第一周期控制信号至第八周期控制信号sr_en_bk《0:7》来生成第一存储体刷新信号至第八存储体刷新信号sr_bk《0:7》。当相应的目标刷新存储体信号和相应的周期控制信号都被使能时，输出控制电路235可以使能相应的存储体刷新信号。参见图7，输出控制电路235可以利用第一与门235_ad1至第八与门235_ad8来实现，用于分别对第一目标刷新存储体信号至第八目标刷新存储体信号tref_bk《0:7》和第一周期控制信号至第八周期控制信号sr_en_bk《0:7》执行逻辑与运算。
91.激活解码器236可以通过根据激活命令act解码存储体地址ba《0:3》来生成分别与第一存储体bk0至第八存储体bk7相对应的第一激活存储体信号至第八激活存储体信号act_bk《0:7》。例如，当用于指定第二存储体bk1的存储体地址ba《0:3》被输入时，激活解码器236可以根据激活命令act生成与第二存储体bk1相对应的第二激活存储体信号act_bk《1
》。
92.采样信号生成电路237可以生成被随机使能的第一采样信号至第八采样信号saen_bk《0:7》。根据实施例，采样信号生成电路237可以生成基于内部时钟clk被顺序使能的第一采样信号至第八采样信号saen_bk《0:7》。可以利用基于伪随机二进制序列(prbs)的随机模式发生器或基于线性反馈移位寄存器(lfsr)的随机模式发生器来实现采样信号生成电路237。
93.输入控制电路238可以根据第一激活存储体信号至第八激活存储体信号act_bk《0:7》和第一采样信号至第八采样信号saen_bk《0:7》来生成第一输入控制信号至第八输入控制信号sam_bk《0:7》。当相应的激活存储体信号和相应的采样信号两者都被使能时，输入控制电路238可以使能相应的输入控制信号。参见图8，输入控制电路238可以利用第一与门238_ad1至第八与门238_ad8来实现，用于分别对第一激活存储体信号至第八激活存储体信号act_bk《0:7》和第一采样信号至第八采样信号saen_bk《0:7》执行逻辑与运算。
94.地址存储电路239可以根据第一输入控制信号至第八输入控制信号sam_bk《0:7》，将激活地址add_act存储为每个存储体的采样地址add_sam0至add_sam7。地址存储电路239可以根据第一存储体刷新信号至第八存储体刷新信号sr_bk《0:7》来输出采样地址add_sam0至add_sam7中的任一个作为目标地址tadd。地址存储电路239可以包括分别与第一存储体bk0至第八存储体bk7相对应第一锁存电路lat_b0至第八锁存电路lat_b7。参见图9，锁存器电路lat_b0至lat_b7中的每一个可以在第一输入控制信号至第八输入控制信号sam_bk《0:7》的相应控制信号被使能时存储激活地址add_act作为其采样地址。锁存电路lat_b0至lat_b7中的每一个可以在第一存储体刷新信号至第八存储体刷新信号sr_bk《0:7》中的相应存储体刷新信号被使能时输出存储的采样地址作为目标地址tadd。
95.行控制电路212可以根据激活命令act(即，第一激活存储体信号至第八激活存储体信号act_bk《0:7》)来激活与内部地址iadd相对应的字线wl，并根据预充电命令pcg对激活的字线wl进行预充电。为了选择要在正常刷新操作期间被刷新的字线，可以额外提供用于生成根据正常刷新命令ref被顺序地增加的计数地址的刷新计数器(未示出)。行控制电路212可以根据正常刷新命令ref来执行顺序地刷新与计数地址相对应的多个字线wl的正常刷新操作。行控制电路212可以根据目标刷新命令tref(即，第一存储体刷新信号至第八存储体刷新信号sr_bk《0:7》)来执行刷新与目标地址tadd相对应的字线wl的一个或更多个相邻字线的目标刷新操作。
96.图10是用于描述根据本发明实施例的用于调整每个存储体的刷新周期的方法的时序图。图10示出了用于指定所有存储体bk0至bk7的存储体地址ba《0:3》被输入，并且根据目标刷新命令tref同时地使能所有目标刷新存储体信号tref_bk《0:7》的情况。
97.参见图10，与第八存储体bk7相对应的第八老化存储体信号ag_bk《7》被使能。
98.根据老化信号ag_en被使能，老化解码器232可以通过对存储体地址ba《0:3》进行解码而从第一存储体bk0至第八存储体bk7中选择第八存储体bk7，并且使能与第八存储体bk7相对应的第八老化存储体信号ag_bk《7》。周期调整电路234可以增加与被使能的第八老化存储体信号ag_bk《7》相对应的第八周期控制信号sr_en_bk《7》的激活区间，同时维持第一周期控制信号至第七周期控制信号sr_en_bk《0:6》的激活区间。每当输入目标刷新命令tref时，输出控制电路235可以根据第一周期控制信号至第八周期控制信号sr_en_bk《0:7》
来使能第一存储体刷新信号至第八存储体刷新信号sr_bk《0:7》。此时，输出控制电路235可以根据第八周期控制信号sr_en_bk《7》来更频繁地使能第八存储体刷新信号sr_bk《7》。结果，具有使能的老化信号ag_en的第八存储体bk《7》的目标刷新周期可以更短。
99.如上所述，在根据第一实施例的存储器系统10中，刷新分析模块130可以将半导体存储器装置200的至少一个存储体bk划分为多个子区域sub0至subn，并且基于通过对存储体内每个子区域的激活命令act的输入数量进行计数而生成的计数值，对于每个存储体生成老化信号ag_en。因此，存储器控制器100可以通过分析当由于诸如黑客的特殊事件而使主动攻击者仅集中在特定地址时行锤击风险高的情况来生成老化信号ag_en。半导体存储器装置200可以根据老化信号ag_en来调整每个存储体的目标刷新周期(或循环)。因此，存储器系统10可以以最小面积实现行锤击减轻。
100.在下文中，将描述根据第二实施例的存储器系统10的详细配置。
101.图11是图示根据本发明第二实施例的图1中所示的存储器控制器100的详细框图。图12是图示根据本发明实施例的图11的跟踪电路136的详细配置图。图13是图示根据本发明实施例的图12的地址采样电路530的详细配置图。
102.参见图11，处理器120可以经由主机接口110从主机接收请求req。处理器120可以生成与请求req相对应的激活命令act和激活地址act_add。
103.刷新分析模块130可以包括分别与半导体存储器装置200的存储体bk0至bkk相对应的多个分析电路130_0至130_k。分析电路130_0至130_k中的每一个可以包括老化分析电路132和跟踪电路136。
104.老化分析电路132可以包括子计数电路1322和老化判定电路1324。老化分析电路132可以具有与图3的老化分析电路132大致上相同的配置和操作。
105.跟踪电路136可以基于从处理器120提供的激活命令act来生成正常刷新命令ref和目标刷新命令tref。当激活命令act的输入数量达到一定数量时，刷新命令发出电路134可以发出目标刷新命令tref或正常刷新命令ref。进一步地，当每个存储体bk的激活命令act的输入数量大于设定数量时，跟踪电路136可以根据老化信号ag_en和多个计数值cnt_sub0至cnt_subn来生成与激活地址act_add相对应的行锤击地址rh_add。
106.参见图12，跟踪电路136可以包括：刷新命令发出电路510、使能信号生成电路520和地址采样电路530。
107.刷新命令发出电路510可以基于激活命令act来生成正常刷新命令ref和目标刷新命令tref。例如，刷新命令发出电路510可以包括命令计数器512和计数器分析器514。刷新命令发出电路510可以具有与图3的刷新命令发出电路134大致上相同的配置和操作。
108.当目标刷新命令tref被生成时，使能信号生成电路520可以根据老化信号ag_en来生成采样使能信号sam_en。当老化信号ag_en和目标刷新命令tref被使能时，使能信号生成电路520可以使能采样使能信号sam_en。例如，使能信号生成电路520可以利用与门来实现，用于对老化信号ag_en和目标刷新命令tref执行逻辑与运算。
109.当采样使能信号sam_en被使能时，地址采样电路530可以基于计数值cnt_sub0至cnt_subn来生成与激活地址act_add相对应的行锤击地址rh_add。
110.参见图13，地址采样电路530可以包括：最大值选择器532、比较器534和采样器536。
111.最大值选择器532可以从计数值cnt_sub0至cnt_subn中选择最大计数值，并输出激活地址act_add中指定与最大计数值相对应的子区域的一些比特作为最大地址max_add《0:m》。在实施例中，激活地址act_add由x 1个比特组成，最大值选择器532可以将激活地址act_add《0:x》中用于指定相应存储体的子区域sub0至subn的较低的m 1个比特(例如，act_add《0:m》)存储为表格形式。最大值选择器532可以输出与最大计数值相对应的m 1个比特的act_add《0:m》作为最大地址max_add《0:m》。
112.比较器534可以根据采样使能信号sam_en被激活。比较器534可以通过将最大地址max_add《0:m》与激活地址act_add的m 1个比特的act_add《0:m》进行比较来输出比较信号hit。当最大地址max_add《0:m》的各个比特与m 1个比特的act_add《0:m》相同时，比较器534可以使能比较信号hit。
113.当比较信号hit被使能时，采样器536可以对激活地址act_add进行采样作为行锤击地址rh_add。
114.利用上述配置，在老化信号ag_en被使能并且每个存储体的激活命令act的输入数量大于设定数量的情况下，当当前输入的激活地址act_add的m 1数量的比特act_add《0:m》与用于指定与计数值cnt_sub0至cnt_subn中的最大计数值相对应的子区域的m 1数量的比特act_add《0:m》相同时，跟踪电路136可以输出当前输入的激活地址act_add作为行锤击地址rh_add。
115.再次参见图11，命令/地址生成模块140可以通过调度从处理器120提供的激活命令act和激活地址act_add，以及从刷新分析模块130提供的正常刷新命令ref、目标刷新命令tref、老化信号ag_en和行锤击地址rh_add，来生成命令/地址信号c/a。命令/地址生成模块140可以将激活地址act_add与激活命令act一起作为命令/地址信号c/a来输出，并且将正常刷新命令ref或老化信号ag_en与包括存储体信息的存储体地址一起作为命令/地址信号c/a来提供。命令/地址生成模块140可以将目标刷新命令tref与行锤击地址rh_add一起作为命令/地址信号c/a来提供。
116.图14是图示根据本发明实施例的与图1中所示的存储器控制器相对应的半导体存储器装置200的详细框图。
117.参见图14，半导体存储器装置200可以包括：存储器单元阵列210、行控制电路212、时钟缓冲器221、命令/地址(ca)缓冲器222、命令解码器223、地址解码器224和刷新控制电路230’。
118.图14的存储器单元阵列210、行控制电路212、时钟缓冲器221、ca缓冲器222、命令解码器223和地址解码器224可以具有与图6大致上相同的配置。
119.刷新控制电路230’可以通过根据目标刷新命令tref锁存内部地址iadd来提供目标地址tadd。刷新控制电路230’可以根据目标刷新命令tref和存储体地址ba《0:3》来生成第一存储体刷新信号至第八存储体刷新信号sr_bk《0:7》，同时控制第一存储体刷新信号至第八存储体刷新信号sr_bk《0:7》的激活，使得通过老化信号ag_en来调整每个存储体的刷新周期(或刷新率)。
120.详细地，刷新控制电路230’可以包括：地址锁存器251、老化解码器252、刷新解码器253、周期调整电路254和输出控制电路255。
121.地址锁存器251可以通过根据目标刷新命令tref锁存内部地址iadd来提供目标地
址tadd。此时，由于与目标刷新命令tref一起输入的内部地址iadd可以对应于行锤击地址add_rh，所以从存储器控制器100提供的行锤击地址add_rh(即，图11的rh_add)可以被提供为目标地址tadd。
122.老化解码器252可以通过根据老化信号ag_en对存储体地址ba《0:3》进行解码，来生成分别与第一存储体bk0至第八存储体bk7相对应的第一老化存储体信号至第八老化存储体信号ag_bk《0:7》。
123.刷新解码器253可以通过根据目标刷新命令tref对存储体地址ba《0:3》进行解码，来生成分别与第一存储体bk0至第八存储体bk7相对应的第一目标刷新存储体信号至第八目标刷新存储体信号tref_bk《0:7》。
124.周期调整电路254可以分别根据第一老化存储体信号至第八老化存储体信号ag_bk《0:7》来生成用于调整第一存储体bk0至第八存储体bk7的刷新周期(刷新率)的第一周期控制信号至第八周期控制信号sr_en_bk《0:7》。周期调整电路254可以具有与图6的周期调整电路234大致上相同的配置和操作。
125.输出控制电路255可以根据第一目标刷新存储体信号至第八目标刷新存储体信号tref_bk《0:7》和第一周期控制信号至第八周期控制信号sr_en_bk《0:7》来生成第一存储体刷新信号至第八存储体刷新信号sr_bk《0:7》。输出控制电路255可以具有与图6的输出控制电路235大致上相同的配置和操作。
126.行控制电路212可以根据激活命令act来激活与内部地址iadd相对应的字线wl，并且根据预充电命令pcg对激活的字线wl进行预充电。行控制电路212可以根据正常刷新命令ref来执行顺序地刷新与计数地址相对应的多个字线wl的正常刷新操作。行控制电路212可以根据目标刷新命令tref(即，第一存储体刷新信号至第八存储体刷新信号sr_bk《0:7》)来执行刷新与目标地址tadd相对应的字线wl的一个或更多个相邻字线的目标刷新操作。
127.如上所述，在根据第二实施例的存储器系统10中，通过分析当由于黑客攻击等特殊事件而使主动攻击者仅集中在特定地址上时行锤击风险高的情况，存储器控制器100可以生成与其相对应的老化信号ag_en和行锤击地址rh_add。半导体存储器装置200可以根据老化信号ag_en来调整每个存储体的目标刷新周期(或循环)。因此，存储器系统10可以以最小面积实现行锤击减轻。
128.已经在附图和说明书中描述了本公开的各种实施例。尽管这里利用了特定的术语，但这些术语仅用于描述本公开的实施例。因此，本公开不限于上述实施例并且在本公开的精神和范围内可以进行许多变化。对于本领域的技术人员应当显然的是，除了本文中公开的实施例之外，还可以在本公开的技术范围的基础上进行各种修改。可以组合实施例以形成额外的实施例。
129.应当注意的是，尽管已经结合本公开的实施例描述了本公开的技术精神，但这仅用于描述目的并且不应被解释为进行限制。本领域普通技术人员应当理解的是，在不脱离本公开和所附权利要求的技术精神的情况下，可以对其进行各种改变。
130.例如，对于上述实施例中作为示例提供的逻辑门和晶体管，可以根据输入信号的极性来实现不同的位置和类型。