一种IGBT器件结构的制作方法

一种igbt器件结构
技术领域
1.本发明涉及半导体器件，特别是涉及一种igbt器件结构。


背景技术：

2.在半导体器件领域，igbt属于常见且重要的器件。igbt(insulated gate bipolar transistor)，即绝缘栅双极型晶体管，是由bjt(双极型三极管)和mos(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件, 兼有mosfet的高输入阻抗和gtr的低导通压降两方面的优点。gtr饱和压降低，载流密度大，但驱动电流较大；mosfet驱动功率很小，开关速度快，但导通压降大，载流密度小。igbt综合了以上两种器件的优点，驱动功率小而饱和压降低。非常适合应用于直流电压为600v及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域，应用极广。
3.在igbt设计上面，为了降低关断损耗和导通损耗，一个很重要的技术是不断提高cs（carrier storage）载流子存贮层的浓度，是igbt不断优化的方向。cs在igbt的设计中，通常是通过高能量的离子注入形成的。但是cs的浓度提升，受到了一定的限制。cs的浓度过高，会导致击穿电压的降低。在器件承受高的电压时，需要保证cs被完全耗尽。cs可以在两个方向耗尽，横向的耗尽是沟槽对cs层的耗尽和纵向的沟道对cs的耗尽。
4.减小igbt的相邻元胞之间的距离（pitch），能够帮助沟槽对cs的耗尽，从而可以进一步提高cs的浓度。最近igbt的发展，都是不断降低相邻元胞之间的距离pitch，增加cs的浓度。如infineon的igbt第五代相邻元胞之间的距离pitch是2.4um，其第七代相邻元胞之间的距离pitch是1.6um。但是降低igbt的相邻元胞之间的距离pitch，会给工艺上带来极大的难度，同时应力也会增加。


技术实现要素：

5.本发明的目的是提供一种igbt器件结构，它可以实现在igbt的相邻元胞之间的距离保持不变的情况下，增加cs的掺杂浓度，实现低成本的改善半导体器件的性能和应用环境。
6.为实现上述技术目的，本发明提供一种igbt器件结构，其包含顺序布置的第二导电类型区、第一导电类型区、第一导电类型漂移区、载流子存贮层cs和第二导电类型沟道，自所述第一导电类型漂移区的内部向上纵向布置有多个沟槽，所述沟槽由栅氧和栅极材料组成，所述栅极材料通过金属跟栅极相连，其中：相邻所述沟槽的相邻元胞之间的距离为标准固定值，在所述第一导电类型漂移区的内部还具有环绕所述沟槽的底部布置的第二导电类型离子注入区域，所述沟槽的顶部第二导电类型离子注入区域与源极相接,且所述载流子存贮层cs的耗尽包括：所述沟槽的横向耗尽，所述第二导电类型沟道的纵向耗尽，和所述第二导电类型离子注入区域的耗尽，以使得在所述载流子存贮层cs的浓度增加时也能够被完全耗尽。
7.作为进一步的改进，所述第二导电类型离子注入区域的加工工艺为：在深槽刻蚀
完成以后，利用台面masa上面依然存在的硬掩模hard mask作为阻挡层，直接通过普注blanket implant的方式进行第二导电类型离子注入。
8.作为进一步的改进，注入的杂质通常是硼boron，注入的能量在40kev至200kev，注入的剂量在1e12至2e13/cm2之间。
9.作为进一步的改进，所述硼的注入能量为60kev，注入的剂量为 3e12/cm2。
10.作为进一步的改进，所述沟槽的顶部布置有重掺杂第一导电类型区域和重掺杂第二导电类型区域，所述igbt器件结构还包括终端，所述终端直接同所述源极相接。
11.作为进一步的改进，所述沟槽的顶部与所述终端的底部环有交叠连接部分，所述顶部第二导电类型离子注入区域经所述终端与所述源极相接。
12.作为进一步的改进，所述终端还具有与所述底部环两端垂直连接的水平连接部分，所述顶部第二导电类型离子注入区域还经所述水平连接部分与所述底部环连接。
13.作为进一步的改进，所述终端具有：所述沟槽具有加宽区域，所述加宽区域与所述水平连接部分相连区域相重叠，所述加宽区域中布置有通孔，所述通孔与位于所述沟槽底部的所述第二导电类型离子注入区域相连。
14.作为进一步的改进，在相邻一对的所述沟槽中，相邻一对的所述加宽区域呈错开排布，以降低相邻一对所述沟槽的总体宽度。
15.作为进一步的改进，所有所述沟槽的所述加宽区域合并成垂直所述沟槽的一体结构。
16.作为进一步的改进，相邻一对的所述沟槽都是接栅极，以通过降低沟道密度的方式降低饱和电流。
17.作为进一步的改进，在相邻一对的所述沟槽中，其中一个所述沟槽接栅极，另一个所述沟槽接源极，以使得沟道密度降低为标准的一半，且饱和电流也会降低为近似标准的一半。
18.作为进一步的改进，接源极的所述沟槽为伪沟槽，所述伪沟槽的顶部两侧直接与所述第二导电类型沟道连接，所述第二导电类型沟道直接与所述重掺杂所述第二导电类型区域相连，接栅极的所述沟槽为栅沟槽。
19.作为进一步的改进，所述栅沟槽和所述伪沟槽之间数量的比例相同，或所述栅沟槽数量少于所述伪沟槽数量。
20.作为进一步的改进，所述第二导电类型沟道包括：直接与所述重掺杂所述第二导电类型区域相连的内侧，和呈浮空沟道方式布置的外侧，以形成在所述外侧省略所述重掺杂所述第二导电类型区域和省略与所述源极相连的所述通孔，并进一步降低饱和电压本发明结构简单，它可以实现在igbt的相邻元胞之间的距离保持不变的情况下，增加cs的掺杂浓度，实现低成本的改善半导体器件的性能和应用环境。
附图说明
21.图1为本发明第一实施例的结构示意图；图2为本发明沟槽的顶部与源极纵向相接示意图；图3为本发明沟槽的顶部与源极垂直方向相接示意图；图4为沟槽加宽的第一实施例；
图5为沟槽加宽的第二实施例；图6为沟槽加宽的第三实施例；图7为图4所示通孔位置处的剖面示意图；图8为本发明第二实施例的结构示意图；图9为本发明第三实施例的结构示意图。
22.附图标记：第二导电类型区1、第一导电类型区2、第一导电类型漂移区3、栅氧4、栅极材料5、载流子存贮层cs 6、第二导电类型沟道7、重掺杂第一导电类型区域8、重掺杂第二导电类型区域9、第二导电类型离子注入区域10、终端20、底部环20a、水平连接部分20b、加宽区域32、通孔33。
具体实施方式
23.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
24.半导体器件领域中，第一导电类型与第二导电类型为相反的导电类型，可以是第一导电类型为n型，第二导电类型为p型；也可以是第一导电类型为第p型，第二导电类型为n型。本发明可理解为第一导电类型为n型，第二导电类型为p型。
25.如图1至图9所示，供本发明提供一种igbt器件结构，其包含顺序布置的第二导电类型区1、第一导电类型区2、第一导电类型漂移区3、载流子存贮层cs 6和第二导电类型沟道7，自所述第一导电类型漂移区3的内部向上纵向布置有多个沟槽，所述沟槽由栅氧4和栅极材料5组成，所述栅极材料5通过金属跟栅极相连，其中：相邻所述沟槽的相邻元胞之间的距离为标准固定值，在所述第一导电类型漂移区3的内部还具有环绕所述沟槽的底部布置的第二导电类型离子注入区域10，所述沟槽的顶部第二导电类型离子注入区域与源极相接,且所述载流子存贮层cs6的耗尽包括：所述沟槽的横向耗尽，所述第二导电类型沟道7的纵向耗尽，和所述第二导电类型离子注入区域10的耗尽，以使得在所述载流子存贮层cs6的浓度增加时也能够被完全耗尽。
26.作为进一步的改进，所述第二导电类型离子注入区域10的加工工艺为：在深槽刻蚀完成以后，利用台面masa上面依然存在的硬掩模hard mask作为阻挡层，直接通过普注blanket implant的方式进行第二导电类型离子注入。
27.作为进一步的改进，注入的杂质通常是硼boron，注入的能量在40kev至200kev，注入的剂量在1e12至2e13/cm2之间。
28.作为进一步的改进，所述硼的注入能量为60kev，注入的剂量为 3e12/cm2。
29.作为进一步的改进，所述沟槽的顶部布置有重掺杂第一导电类型区域8和重掺杂第二导电类型区域9，所述igbt器件结构还包括终端20，所述终端20直接同所述源极相接。
30.作为进一步的改进，所述沟槽的顶部与所述终端的底部环20a有交叠连接部分，所述顶部第二导电类型离子注入区域经所述终端与所述源极相接。
31.igbt的终端有两种比较常见的结构，一种是场环、场板终端，另外一种是vld的终端。不管哪种终端结构，终端的环ring的结深都非常深（ring都是第二导电类型的），都在
7um左右。而通常的沟槽是在5um深。这样让沟槽和终端的环ring有一定的交叠，这样就实现了沟槽的底部布置的第二导电类型离子注入区域（10）和终端环ring的连接。而终端的ring通常是直接跟源极相连形成，从而实现了10的源极连接。
32.作为进一步的改进，所述终端还具有与所述底部环20a两端垂直连接的水平连接部分20b，所述顶部第二导电类型离子注入区域还经所述水平连接部分20b与所述底部环20a连接。
33.作为进一步的改进，所述终端具有：所述沟槽具有加宽区域32，所述加宽区域32与所述水平连接部分20b相连区域相重叠，所述加宽区域32中布置有通孔33，所述通孔33与位于所述沟槽底部的所述第二导电类型离子注入区域10相连。
34.作为进一步的改进，在相邻一对的所述沟槽中，相邻一对的所述加宽区域32呈错开排布，以降低相邻一对所述沟槽的总体宽度。
35.作为进一步的改进，所有所述沟槽的所述加宽区域32合并成垂直所述沟槽的一体结构。
36.作为进一步的改进，相邻一对的所述沟槽都是接栅极，以通过降低沟道密度的方式降低饱和电流。
37.作为进一步的改进，在相邻一对的所述沟槽中，其中一个所述沟槽接栅极，另一个所述沟槽接源极，以使得沟道密度降低为标准的一半，且饱和电流也会降低为近似标准的一半。这样沟道密度降低为原来的一半，饱和电流也会降低为近似原来的一半。不管沟道的多晶硅是接栅极还是源极，沟槽下方的离子注入都是存在的，而且都是跟源极相连的。
38.作为进一步的改进，接源极的所述沟槽为伪沟槽，所述伪沟槽的顶部两侧直接与所述第二导电类型沟道7连接，所述第二导电类型沟道7直接与所述重掺杂所述第二导电类型区域9相连，接栅极的所述沟槽为栅沟槽。这个实施例中的做法是接源极的地方，np，重掺杂的源区也不要，如图8所示，右侧沟槽去掉了重掺杂第一导电类型区域8。作为进一步的改进，所述栅沟槽和所述伪沟槽之间数量的比例相同，或所述栅沟槽数量少于所述伪沟槽数量。这里给出的右侧部分是跟source连接在一起的，叫dummy trench。这里面介绍的gate trench和dummy trench的比例是1:1；为了进一步降低gate trench的比例，也可以是gate trench和dummy trench的比例是1:2，甚至是1:3，和1:4，dummy trench增加，器件的饱和电流进一步降低，器件的短路电流能力更好。
39.作为进一步的改进，所述第二导电类型沟道7包括：直接与所述重掺杂所述第二导电类型区域9相连的内侧，和呈浮空沟道方式布置的外侧，以形成在所述外侧省略所述重掺杂所述第二导电类型区域9和省略与所述源极相连的所述通孔33，并进一步降低饱和电压。
40.本发明结构简单，在每个沟槽的底部，都有一个第二导电类型的离子注入，原来对 cs层的耗尽只有沟槽的横向耗尽，以及沟道的纵向耗尽，现在底部的离子注入也能够跟同进行耗尽。这样能够保证即使cs的浓度增加，也能够被完全耗尽。它可以实现在igbt的相邻元胞之间的距离保持不变的情况下，增加cs的掺杂浓度，实现低成本的改善半导体器件的性能和应用环境。
41.应了解本发明所要保护的范围不限于非限制性实施方案，应了解非限制性实施方案仅仅作为实例进行说明。本技术所要要求的实质的保护范围更体现于独立权利要求提供的范围，以及其从属权利要求。