一种三维相变存储器的制造方法及三维相变存储器与流程

技术特征：
1.一种三维相变存储器的制造方法，其特征在于，包括：提供半导体结构，所述半导体结构包括存储区和对准区，所述存储区包括沿第三方向依次层叠分布的下层第一导电线和下层相变存储单元结构体，所述下层第一导电线与所述下层相变存储单元结构体沿与所述第三方向垂直的第一方向延伸；在所述对准区内形成第一沟槽；沉积下层第二导电线材料层，所述下层第二导电线材料层覆盖所述半导体结构的表面并填充所述第一沟槽；沿与所述第一方向相交的第二方向刻蚀所述下层相变存储单元结构体和所述下层第二导电线材料层，以在所述存储区形成下层相变存储单元和沿第二方向延伸的下层第二导电线，并在所述第一沟槽内形成第一对准标记凹槽。2.根据权利要求1所述的方法，其特征在于，所述第一沟槽的深度大于或等于20nm。3.根据权利要求1所述的方法，其特征在于，所述第一对准标记凹槽的宽度的大于或等于1μm。4.根据权利要求1所述的方法，其特征在于，刻蚀所述下层相变存储单元结构体和所述下层第二导电线材料层之后，所述方法还包括：生长上层第一导电线材料层和上层相变存储单元材料叠层，所述上层第一导电线材料层和上层相变存储单元材料叠层在所述第一对准标记凹槽处形成凹陷，所述凹陷构成第一对准标记。5.根据权利要求4所述的方法，其特征在于，生长上层第一导电线材料层和上层相变存储单元材料叠层之后，所述方法还包括：以所述第一对准标记作为对准基点刻蚀位于对准区的所述上层相变存储堆叠材料层、上层第一导电线材料层与所述半导体结构，形成第二沟槽，所述第二沟槽构成第二对准标记。6.根据权利要求5所述的方法，其特征在于，形成第二沟槽之后，所述方法还包括：以所述第二对准标记作为对准基点刻蚀位于存储区的所述上层相变存储堆叠材料和上层第一导电线材料层，形成沿第二方向延伸的上层相变存储单元结构体和上层第一导电线。7.根据权利要求6所述的方法，其特征在于，形成沿第二方向延伸的上层相变存储单元结构体和上层第一导电线之后，所述方法还包括：沉积上层第二导电线材料层；沿第一方向刻蚀位于存储区的所述上层相变存储单元结构体和所述上层第二导电线材料层；以形成上层相变存储单元和沿第一方向延伸的上层第二导电线。8.根据权利要求4所述的方法，其特征在于，生长上层第一导电线材料层和上层相变存储单元材料叠层之前，还包括：在所述半导体结构上形成介质层，所述介质层填充所述下层相变存储单元之间的空隙。9.根据权利要求1所述的方法，其特征在于，所述半导体结构还包括接触件沟槽；在所述半导体结构上形成下层第二导电线材料层之前，还包括：在所述接触件沟槽内填充导电材料层。
10.一种三维相变存储器，其特征在于，所述三维相变存储器采用如权利要求1-9中任一项所述的方法制成。

技术总结
本发明实施例公开了一种三维相变存储器及其制造方法，所述制造方法包括：提供半导体结构，所述半导体结构包括存储区和对准区，所述存储区包括沿第三方向依次层叠分布的下层第一导电线和下层相变存储单元结构体，所述下层第一导电线与所述下层相变存储单元结构体沿与所述第三方向垂直的第一方向延伸；在所述对准区内形成第一沟槽；沉积下层第二导电线材料层，所述下层第二导电线材料层覆盖所述半导体结构的表面并填充所述第一沟槽；沿与所述第一方向相交的第二方向刻蚀所述下层相变存储单元结构体和所述下层第二导电线材料层，以在所述存储区形成下层相变存储单元和沿第二方向延伸的下层第二导电线，并在所述第一沟槽内形成第一对准标记凹槽。形成第一对准标记凹槽。形成第一对准标记凹槽。


技术研发人员：贺祖茂 刘峻 杨红心 王恩博
受保护的技术使用者：长江先进存储产业创新中心有限责任公司
技术研发日：2022.03.22
技术公布日：2022/6/28