包括交叠的像素驱动电路的显示设备的制作方法

包括交叠的像素驱动电路的显示设备
1.相关申请的交叉引用
2.本技术要求享有于2020年12月31日提交的韩国专利申请no.10-2020-0188938的权益，通过引用将该专利申请并入本文，如同在本文完全阐述一样。
技术领域
3.本发明涉及一种包括交叠的像素驱动电路的显示设备。


背景技术：

4.用于在屏幕上实现各种信息的显示设备是集成有信息通信时代的核心技术的装置。近来，显示设备被制造得更薄更轻，并且发展为实现高性能。
5.薄膜晶体管用作驱动构成显示设备的像素的开关元件或驱动元件。随着显示设备具有高质量和高分辨率，薄膜晶体管高度集成在显示设备中。结果，在有限的区域中设置大量薄膜晶体管，从而产生薄膜晶体管拥挤并且不足以获得电容器区域的问题。
6.因此，需要对解决显示设备中的薄膜晶体管拥挤并且在有限区域中设置大量薄膜晶体管的方法进行研究。


技术实现要素：

7.鉴于上述问题进行了本发明，本发明的一个目的是提供一种以高密度集成有薄膜晶体管的显示设备。本发明的另一个目的是提供一种高分辨率的显示设备。
8.本发明的再一个目的是提供一种显示设备，其中多个像素驱动电路彼此交叠地设置以在有限区域中设置大量薄膜晶体管。
9.本发明的又一个目的是提供一种显示设备，即使薄膜晶体管彼此交叠地设置，也可由于在薄膜晶体管之间没有电性干扰而具有优异显示性能。
10.本发明的又一个目的是提供一种包括尽管面积较小，但也能够被稳定驱动的像素的显示设备。
11.除了上述本发明的目的以外，所属领域技术人员通过本发明的以下描述将清楚地理解到本发明的其他目的和特征。
12.根据本发明的一个方面，可通过提供一种显示设备实现上述目的和其他目的，所述显示设备包括：第一像素驱动电路；在所述第一像素驱动电路上的电场阻挡层；在所述电场阻挡层上的第二像素驱动电路；以及在所述第二像素驱动电路上的第一显示元件和第二显示元件，其中所述第一像素驱动电路和所述第二像素驱动电路的每一个包括至少一个薄膜晶体管，所述第一像素驱动电路与所述第二像素驱动电路交叠，所述第一显示元件与所述第一像素驱动电路连接，并且所述第二显示元件与所述第二像素驱动电路连接。
13.所述第一显示元件可与所述第一像素驱动电路和所述第二像素驱动电路交叠，并且所述第二显示元件可与所述第一像素驱动电路和所述第二像素驱动电路交叠。
14.所述电场阻挡层在所述第一像素驱动电路与所述第二像素驱动电路之间可具有1
μm或更大的厚度，所述电场阻挡层的厚度可被限定为所述第一像素驱动电路的上表面与所述第二像素驱动电路的下表面之间的距离。
15.所述电场阻挡层可具有3.9或更小的介电常数。
16.所述电场阻挡层可包括硅氧烷化合物。
17.所述第一像素驱动电路和所述第二像素驱动电路的每一个可包括两个或更多个薄膜晶体管。
18.所述第一像素驱动电路和所述第二像素驱动电路的每一个可包括四个或更多个薄膜晶体管。
19.所述第一像素驱动电路的任意一个薄膜晶体管和所述第二像素驱动电路的任意一个薄膜晶体管可彼此交叠，并且彼此交叠的所述第一像素驱动电路的薄膜晶体管和所述第二像素驱动电路的薄膜晶体管的每一个可包括：有源层；和与所述有源层分隔开并且与所述有源层至少部分地交叠的栅极电极，并且所述第一像素驱动电路的薄膜晶体管的栅极电极与所述第二像素驱动电路的薄膜晶体管的有源层之间的分隔距离可为1μm或更大。
20.所述第一显示元件可包括第一电极、第一有机发光层和第二电极，并且所述第二显示元件可包括第一电极、第二有机发光层和第二电极。
21.所述第一显示元件的第一电极和所述第二显示元件的第一电极的每一个可具有反射层。
22.所述显示设备可以是所述第一显示元件和所述第二显示元件的每一个穿过第二电极发射光的顶部发光型。
23.所述显示设备还可包括：堤层，所述堤层限定所述第一显示元件的发光区域和所述第二显示元件的发光区域；第一连接部，所述第一连接部将所述第一显示元件与所述第一像素驱动电路连接；和第二连接部，所述第二连接部将所述第二显示元件与所述第二像素驱动电路连接，其中所述第一连接部和所述第二连接部中的至少一个可与所述堤层交叠。
24.所述第一连接部的至少一部分可与所述堤层交叠。
25.所述第一连接部可包括穿过所述电场阻挡层的第一部分，所述第一部分可与所述堤层交叠。
26.所述第一像素驱动电路的薄膜晶体管和所述第二像素驱动电路的薄膜晶体管的每一个可包括有源层和与所述有源层分隔开的栅极电极，并且所述电场阻挡层的厚度t可满足以下等式1：
27.[等式1]
[0028]
t≥(v
gh
/v
th
)
×
(κ/3.9)
×
(t
gi
)，
[0029]
在等式1中，t是所述电场阻挡层的厚度，κ是所述电场阻挡层的介电常数，v
gh
是施加至所述第一像素驱动电路的薄膜晶体管的导通电压，v
th
是所述第二像素驱动电路的薄膜晶体管的阈值电压，t
gi
是所述第二像素驱动电路的薄膜晶体管的栅极电极与有源层之间的距离。
[0030]
根据本发明的另一个方面，可通过提供一种显示设备实现上述目的和其他目的，所述显示设备包括：第一像素，所述第一像素包括第一像素驱动电路和与所述第一像素驱动电路连接的第一显示元件；第二像素，所述第二像素包括第二像素驱动电路和与所述第
二像素驱动电路连接的第二显示元件；第三像素，所述第三像素包括第三像素驱动电路和与所述第三像素驱动电路连接的第三显示元件；第四像素，所述第四像素包括第四像素驱动电路和与所述第四像素驱动电路连接的第四显示元件；和电场阻挡层，所述电场阻挡层设置在所述第一像素驱动电路与所述第二像素驱动电路之间以及在所述第三像素驱动电路与所述第四像素驱动电路之间，其中所述第一像素驱动电路和所述第二像素驱动电路彼此交叠，所述第三像素驱动电路和所述第四像素驱动电路彼此交叠，所述第一像素和所述第二像素构成第一显示单元，所述第三像素和所述第四像素构成第二显示单元，并且所述第一显示单元和所述第二显示单元彼此相邻。
[0031]
所述电场阻挡层可具有1μm或更大的厚度，在这种情形下，所述电场阻挡层的厚度可被限定为所述第一像素驱动电路的上表面与所述第二像素驱动电路的下表面之间的距离。
[0032]
所述电场阻挡层可具有3.9或更小的介电常数。
[0033]
所述电场阻挡层可包括硅氧烷化合物。
[0034]
所述第一像素驱动电路和所述第二像素驱动电路的每一个可包括至少一个薄膜晶体管，所述第一像素驱动电路的薄膜晶体管和所述第二像素驱动电路的薄膜晶体管的每一个可包括有源层和与所述有源层分隔开的栅极电极，并且所述电场阻挡层的厚度t可满足以下等式1：
[0035]
[等式1]
[0036]
t≥(v
gh
/v
th
)x(κ/3.9)x(t
gi
)，
[0037]
在等式1中，t是所述电场阻挡层的厚度，κ是所述电场阻挡层的介电常数，v
gh
是施加至所述第一像素驱动电路的薄膜晶体管的导通电压，v
th
是所述第二像素驱动电路的薄膜晶体管的阈值电压，t
gi
是所述第二像素驱动电路的薄膜晶体管的栅极电极与有源层之间的距离。
[0038]
所述第一像素驱动电路、所述第二像素驱动电路、所述第三像素驱动电路和所述第四像素驱动电路的每一个可包括两个或更多个薄膜晶体管。
[0039]
所述显示设备是顶部发光型显示设备。
[0040]
所述第一像素驱动电路、所述第二像素驱动电路、所述第三像素驱动电路和所述第四像素驱动电路的每一个可包括四个或更多个薄膜晶体管。
[0041]
所述第一像素可显示第一颜色，所述第二像素可显示第二颜色，所述第三像素可显示第三颜色，所述第四像素可显示第四颜色，所述第一颜色、所述第二颜色、所述第三颜色和所述第四颜色可彼此不同，并且所述第一颜色、所述第二颜色、所述第三颜色和所述第四颜色中的任意一个可以是白色。
[0042]
所述第一颜色、所述第二颜色、所述第三颜色和所述第四颜色中的另一个可以是红色，又一个可以是绿色，其他一个可以是蓝色。
[0043]
所述第一像素可显示第一颜色，所述第二像素可显示第二颜色，所述第三像素可显示所述第一颜色，所述第四像素可显示第三颜色，所述第一颜色、所述第二颜色和所述第三颜色可彼此不同。
[0044]
所述第一颜色可以是绿色，所述第二颜色和所述第三颜色中的任意一个可以是红色，另一个可以是蓝色。
[0045]
所述的显示设备还可包括与所述第一显示单元和所述第二显示单元相邻的透光部，其中所述透光部可透射光。
[0046]
所述显示设备还可包括：第五像素，所述第五像素包括第五像素驱动电路和与所述第五像素驱动电路连接的第五显示元件；和第六像素，所述第六像素包括第六像素驱动电路和与所述第六像素驱动电路连接的第六显示元件，其中所述第五像素驱动电路和所述第六像素驱动电路可彼此交叠，所述电场阻挡层可设置在所述第五像素驱动电路与所述第六像素驱动电路之间，所述第五像素和所述第六像素可构成第三显示单元，并且所述第三显示单元可与所述第一显示单元和所述第二显示单元中的至少一个相邻。
[0047]
所述第一像素可显示第一颜色，所述第二像素可显示第二颜色，所述第三像素显示第三颜色，所述第四像素可显示所述第一颜色，所述第五像素可显示所述第二颜色，所述第六像素可显示所述第三颜色，并且所述第一颜色、所述第二颜色和所述第三颜色可以是彼此不同的颜色。
[0048]
所述第一颜色可以是红色，所述第二颜色可以是绿色，并且所述第三颜色可以是蓝色。
附图说明
[0049]
将从下面结合附图的详细描述更清楚地理解本发明的上述和其他的目的、特征和其他优点，其中：
[0050]
图1是图解根据本发明一个实施方式的显示设备的示意图；
[0051]
图2是图解图1的任一个像素的电路图；
[0052]
图3是图解根据本发明一个实施方式的显示设备的像素阵列的示意图；
[0053]
图4是图解根据本发明一个实施方式的第一像素和第二像素的示意性平面图；
[0054]
图5是图解第一像素驱动电路的平面图；
[0055]
图6是图解第二像素驱动电路和显示元件的平面图；
[0056]
图7是沿图4、图5和图6的线i-i’截取的剖面图；
[0057]
图8是图解图7的一部分的放大图；
[0058]
图9是图解根据本发明另一个实施方式的显示设备的像素的电路图；
[0059]
图10是图解根据本发明再一个实施方式的显示设备的像素的电路图；
[0060]
图11是图解使用图10的像素的显示设备的一个实施方式的示意性剖面图；
[0061]
图12是图解根据实施方式和比较例的薄膜晶体管的电压-电流曲线图；
[0062]
图13a是图解根据本发明另一个实施方式的显示设备的像素阵列的平面图；
[0063]
图13b是图13a的示意性透视图；
[0064]
图14是图解根据本发明再一个实施方式的显示设备的像素阵列的平面图；
[0065]
图15是图解根据本发明又一个实施方式的显示设备的像素阵列的平面图；
[0066]
图16是图解根据本发明又一个实施方式的显示设备的像素阵列的平面图。
具体实施方式
[0067]
将通过参照附图描述的下列实施方式阐明本发明的优点和特征及其实现方法。然而，本发明可以以不同的形式实施，不应解释为限于在此列出的实施方式。而是，提供这些
实施方式是为了使本发明的公开内容全面和完整，并将本发明的范围充分地传递给所属领域技术人员。此外，本发明仅由权利要求书的范围限定。
[0068]
为了描述本发明的实施方式而在附图中公开的形状、尺寸、比例、角度和数量仅仅是示例，因而本发明不限于图示的细节。相似的参考标记通篇表示相似的元件。在下面的描述中，当确定对相关的已知功能或构造的详细描述会不必要地使本发明的重点模糊不清时，将省略该详细描述。
[0069]
在本技术中使用“包括”、“具有”和“包含”描述的情况下，可添加另外的部分，除非使用了“仅”。
[0070]
在解释一要素时，尽管没有明确说明，但该要素应解释为包含误差范围。
[0071]
在描述位置关系时，例如，当位置关系被描述为“在
……
上”、“在
……
上方”、“在
……
下方”和“在
……
之后”时，可在两个部分之间布置一个或多个其他部分，除非使用了“正好”或“直接”。
[0072]
本文中可使用诸如“在
……
下方”、“在
……
之下”、“下方的”、“上方”和“上方的”之类的空间相对术语，以易于描述图中所示的一个元件或多个元件与其他元件的关系。将理解到，这些术语旨在涵盖除了图中描绘的定位以外的不同的装置定位。例如，如果图中所示的装置倒置，则被描述为布置在另一装置“下方”或“之下”的装置可布置在另一装置“上方”。因此，示例性术语“在
……
下方或之下”可包括“在
……
下方或之下”以及“在
……
上方”的定位。同样，示例性术语“在
……
上方”或“在
……
上”可包括“在
……
上方”和“在
……
下方或之下”的定位。
[0073]
在描述时间关系时，例如，当时间顺序被描述为“在
……
之后”、“随后”、“接着”和“在
……
之前”时，可包括不连续的情况，除非使用了“正好”或“直接”。
[0074]
将理解到，尽管本文中可使用术语“第一”、“第二”等来描述各种元件，但这些元件不应被这些术语限制。这些术语仅仅是用来将一个元件与另一个元件区分开。例如，在不背离本发明的范围的情况下，第一元件可能被称为第二元件，类似地，第二元件可能被称为第一元件。
[0075]
术语“至少一个”应当理解为包括相关所列项目中的任意一个和一个或多个的所有组合。例如，“第一项目、第二项目和第三项目中的至少一个”可表示选自第一项目、第二项目和第三项目中的两个或更多个的所有项目的组合以及第一项目、第二项目或第三项目。
[0076]
如所属领域技术人员能够充分理解的，本发明各实施方式的特征可彼此部分或整体地结合或组合，并且可在技术上彼此进行各种互操作和驱动。本发明的实施方式可彼此独立实施，或者以相互依赖的关系一起实施。
[0077]
在附图中，相同或相似的元件由相同的参考标记表示，尽管它们描绘在不同的附图中。尽可能地在整个附图中使用相同的参考标记表示相同或相似的部分。
[0078]
在本发明的实施方式中，为了便于描述，彼此区分开源极电极和漏极电极。然而，可互换地使用源极电极和漏极电极。源极电极可以是漏极电极，漏极电极可以是源极电极。此外，本发明任意一个实施方式中的源极电极在本发明其他实施方式中可以是漏极电极，并且本发明任意一个实施方式中的漏极电极在本发明其他实施方式中可以是源极电极。
[0079]
在本发明的一些实施方式中，为便于描述，源极区域与源极电极区分开，漏极区域
与漏极电极区分开。然而，本发明的实施方式不限于这种结构。例如，源极区域可以是源极电极，漏极区域可以是漏极电极。此外，源极区域可以是漏极电极，漏极区域可以是源极电极。
[0080]
图1是图解根据本发明一个实施方式的显示设备100的示意图。
[0081]
如图1中所示，显示设备100包括显示面板310、栅极驱动器320、数据驱动器330和控制器340。
[0082]
在显示面板310中设置有栅极线gl和数据线dl，并且在栅极线gl与数据线dl的交叉区域中设置有像素p。通过驱动像素p来显示图像。
[0083]
控制器340控制栅极驱动器320和数据驱动器330。
[0084]
控制器340通过使用从外部系统(未示出)提供的信号输出用于控制栅极驱动器320的栅极控制信号gcs和用于控制数据驱动器330的数据控制信号dcs。此外，控制器340采样从外部系统输入的输入图像数据，重新排列采样的数据并且将重新排列后的数字图像数据rgb提供至数据驱动器330。
[0085]
栅极控制信号gcs包括栅极起始脉冲gsp、栅极移位时钟gsc、栅极输出使能信号goe、起始信号vst和栅极时钟gclk。此外，栅极控制信号gcs中可包括用于控制移位寄存器的控制信号。
[0086]
数据控制信号dcs包括源极起始脉冲ssp、源极移位时钟信号ssc、源极输出使能信号soe和极性控制信号pol。
[0087]
数据驱动器330向显示面板310的数据线dl提供数据电压。详细地说，数据驱动器330将从控制器340输入的图像数据rgb转换为模拟数据电压并且将数据电压提供至数据线dl。
[0088]
栅极驱动器320包括移位寄存器350。
[0089]
移位寄存器350通过使用从控制器340传送的起始信号和栅极时钟，在一帧中向栅极线gl顺序地提供栅极脉冲。在这种情况下，一帧是指通过显示面板310输出一个图像的时间段。栅极脉冲具有用于导通设置在像素p中的开关元件(薄膜晶体管)的导通电压。
[0090]
此外，移位寄存器350在一帧中的未提供栅极脉冲的其他时段向栅极线gl提供使开关元件截止的栅极截止信号。下文中，栅极脉冲和栅极截止信号统称为扫描信号ss或scan。
[0091]
根据本发明的一个实施方式，栅极驱动器320可封装在显示面板310上。以这种方式，栅极驱动器320直接封装在显示面板310上的结构将被称为面板内栅极(gip)结构。
[0092]
图2是图1的任意一个像素的电路图。
[0093]
图2的电路图是显示设备的像素p的等效电路图，显示设备包括作为显示元件du的有机发光二极管(oled)。根据本发明一个实施方式的显示设备100是包括有机发光二极管(oled)的有机发光显示设备。
[0094]
像素p包括显示元件du和用于驱动显示元件du的像素驱动电路pdc。
[0095]
图2的像素驱动电路pdc包括作为开关晶体管的第一薄膜晶体管tr1和作为驱动晶体管的第二薄膜晶体管tr2。
[0096]
第一薄膜晶体管tr1与栅极线gl和数据线dl连接，并且第一薄膜晶体管tr1利用通过栅极线gl提供的扫描信号ss导通或截止。
[0097]
数据线dl向像素驱动电路pdc提供数据电压vdata，第一薄膜晶体管tr1控制数据电压vdata的施加。
[0098]
驱动电源线pl向显示元件du提供驱动电压vdd，第二薄膜晶体管tr2控制驱动电压vdd。驱动电压vdd是用于驱动作为显示元件du的有机发光二极管(oled)的像素驱动电压。
[0099]
当第一薄膜晶体管tr1利用通过栅极线gl从栅极驱动器320施加的扫描信号ss导通时，通过数据线dl提供的数据电压vdata被提供至与显示元件du连接的第二薄膜晶体管tr2的栅极电极。数据电压vdata被充入形成于第二薄膜晶体管tr2的栅极电极和源极电极之间的第一电容器c1中。第一电容器c1是存储电容器cst。
[0100]
根据数据电压vdata控制通过第二薄膜晶体管tr2提供至作为显示元件du的有机发光二极管(oled)的电流量，由此可控制从显示元件du发射的光的灰度级。
[0101]
图3是图解根据本发明一个实施方式的显示设备的像素p1和p2的阵列的示意图。
[0102]
参照图3，根据本发明一个实施方式的显示设备100包括第一像素驱动电路pdc1、在第一像素驱动电路pdc1上的电场阻挡层210、在电场阻挡层210上的第二像素驱动电路pdc2、以及在第二像素驱动电路pdc2上的第一显示元件du1和第二显示元件du2。
[0103]
第一像素驱动电路pdc1和第二像素驱动电路pdc2的每一个可包括至少一个薄膜晶体管。
[0104]
根据本发明的一个实施方式，第一显示元件du1与第一像素驱动电路pdc1连接。参照图3，第一显示元件du1和第一像素驱动电路pdc1可通过连接部ct1彼此连接。
[0105]
可通过第一显示元件du1和第一像素驱动电路pdc1形成第一像素p1。第一像素p1可进一步包括滤色器。第一像素p1可具有与图2中所示的像素p相同的结构。第一像素p1可由图2的电路图表示。
[0106]
第一像素驱动电路pdc1可具有与图2中所示的像素驱动电路pdc相同的结构。第一像素驱动电路pdc1可由与图2中所示的像素驱动电路pdc相同的电路图表示。第一显示元件du1例如可以是有机发光二极管(oled)。第一显示元件du1可包括有机发光层。
[0107]
根据本发明的一个实施方式，第二显示元件du2与第二像素驱动电路pdc2连接。参照图3，第二显示元件du2和第二像素驱动电路pdc2可通过连接部ct2彼此连接。
[0108]
可通过第二显示元件du2和第二像素驱动电路pdc2形成第二像素p2。第二像素p2可进一步包括滤色器。第二像素p2可具有与图2中所示的像素p相同的结构。第二像素p2可由图2的电路图表示。
[0109]
第二像素驱动电路pdc2可具有与图2中所示的像素驱动电路pdc相同的结构。第二像素驱动电路pdc2可由与图2中所示的像素驱动电路pdc相同的电路图表示。第二显示元件du2例如可以是有机发光二极管(oled)。第二显示元件du2可包括有机发光层。
[0110]
根据本发明的一个实施方式，第一像素驱动电路pdc1与第二像素驱动电路pdc2交叠。参照图3，第一像素驱动电路pdc1和第二像素驱动电路pdc2设置在彼此不同的各个层中并且沿厚度方向彼此交叠。由于第一像素驱动电路pdc1和第二像素驱动电路pdc2彼此交叠地设置，所以第一像素驱动电路pdc1和第二像素驱动电路pdc2可以以平面为基准分别设置在两个像素p1和p2所占据的面积中。结果，第一像素驱动电路pdc1和第二像素驱动电路pdc2的每一个所占据的面积可扩大。
[0111]
通常，像素p的面积被认为是显示元件du的面积。因此，根据本发明的一个实施方
式，第一显示元件du1的面积可被称为第一像素p1的面积，第二显示元件du2的面积可被称为第二像素p2的面积。根据本发明的一个实施方式，由于第一像素驱动电路pdc1和第二像素驱动电路pdc2可设置在第一像素p1的面积和第二像素p2的面积相组合的面积中，所以第一像素驱动电路pdc1和第二像素驱动电路pdc2的每一个的面积可扩大。
[0112]
根据本发明的一个实施方式，当第一像素驱动电路pdc1和第二像素驱动电路pdc2的每一个的面积扩大时，可容易设计第一像素驱动电路pdc1和第二像素驱动电路pdc2，并且用于布置第一像素驱动电路pdc1和第二像素驱动电路pdc2中包括的电极、线、接触孔、电容器等的空间可扩大。特别是，第一像素驱动电路pdc1和第二像素驱动电路pdc2的第一电容器c1的面积可扩大。
[0113]
此外，即使在高分辨率的显示设备中第一像素p1和第二像素p2的每一个具有小尺寸的面积，第一像素驱动电路pdc1和第二像素驱动电路pdc2也可具有能够被设计的面积。
[0114]
与根据本发明一个实施方式的构造不同，当简单地上下沉积多个薄膜晶体管时，额外需要用于将沉积的薄膜晶体管与其他元件连接的接触孔。当像素驱动电路中接触孔的数量增加时，接触孔所占据的面积增加，产生了由于接触孔导致的面积损失。结果，产生了其他元件(例如，电容器或有源层的沟道部分)所占据的面积可减小的问题。
[0115]
另一方面，根据本发明的一个实施方式，在一个像素驱动电路中薄膜晶体管彼此不交叠，而是多个像素驱动电路pdc1和pdc2彼此交叠。结果，不需要用于将沉积的薄膜晶体管与其他元件连接的额外接触孔，从而可避免由于接触孔导致的面积损失。因此，根据本发明的一个实施方式，由于像素驱动电路pdc1和pdc2设置在相对较宽的面积中，所以可容易确保电容器或沟道部分的面积。
[0116]
参照图3，第一显示元件du1与第一像素驱动电路pdc1和第二像素驱动电路pdc2交叠，并且第二显示元件du2也与第一像素驱动电路pdc1和第二像素驱动电路pdc2交叠。第一像素p1和第二像素p2可形成一个像素单元(显示单元)。
[0117]
如图3中所示，当第一像素驱动电路pdc1和第二像素驱动电路pdc2彼此交叠时，第一像素驱动电路pdc1和第二像素驱动电路pdc2中包括的薄膜晶体管可彼此交叠。当薄膜晶体管彼此交叠时，薄膜晶体管会彼此影响并且它们的驱动会变得不稳定。根据本发明的一个实施方式，电场阻挡层210设置在第一像素驱动电路pdc1与第二像素驱动电路pdc2之间，以防止第一像素驱动电路pdc1中包括的薄膜晶体管和第二像素驱动电路pdc2中包括的薄膜晶体管彼此影响。
[0118]
电场阻挡层210防止第一像素驱动电路pdc1中包括的薄膜晶体管产生的电场影响第二像素驱动电路pdc2中包括的薄膜晶体管。此外，电场阻挡层210防止第二像素驱动电路pdc2中包括的薄膜晶体管产生的电场影响第一像素驱动电路pdc1中包括的薄膜晶体管。
[0119]
为了防止第一像素驱动电路pdc1中包括的薄膜晶体管和第二像素驱动电路pdc2中包括的薄膜晶体管彼此影响，电场阻挡层210具有低介电常数和大厚度。
[0120]
根据本发明的一个实施方式，电场阻挡层210在第一像素驱动电路pdc1与第二像素驱动电路pdc2之间具有1μm或更大的厚度。在这种情况下，电场阻挡层210的厚度被限定为从第一像素驱动电路pdc1的上表面到第二像素驱动电路pdc2的下表面的距离。
[0121]
根据本发明的一个实施方式，电场阻挡层210在第一像素驱动电路pdc1与第二像素驱动电路pdc2之间的整个区域中具有1μm或更大的厚度。更详细地说，在第一像素驱动电
路pdc1与第二像素驱动电路pdc2之间的整个区域中，电场阻挡层210可具有1.5μm或更大的厚度，或者可具有2.0μm或更大的厚度。
[0122]
由于电场阻挡层210的介电常数较小，所以第一像素驱动电路pdc1与第二像素驱动电路pdc2之间的相互电性干扰可减小。电场阻挡层210的厚度可根据电场阻挡层210的介电常数而变化。根据本发明的一个实施方式，电场阻挡层210可具有3.9或更小的介电常数。更详细地说，电场阻挡层210可具有3.5或更小的介电常数，可具有3.0或更小的介电常数，或者可具有2.5或更小的介电常数。
[0123]
根据本发明的一个实施方式，电场阻挡层210可包括硅氧烷化合物。更详细地说，电场阻挡层210可由硅氧烷化合物制成。可使用低介电常数的硅氧烷化合物作为硅氧烷化合物。
[0124]
根据本发明的一个实施方式，电场阻挡层210的介电常数越小，电场阻挡层210的厚度越小。电场阻挡层210的介电常数越大，电场阻挡层210的厚度越大。电场阻挡层210的厚度可与电场阻挡层210的介电常数成比例。当电场阻挡层210的介电常数为κ时，电场阻挡层210的厚度“t”可满足以下关系式1。
[0125]
[关系式1]
[0126]
t
∝
κ
[0127]
根据本发明的一个实施方式，第一像素驱动电路pdc1和第二像素驱动电路pdc2的每一个可包括两个或更多个薄膜晶体管。此外，根据本发明的一个实施方式，第一像素驱动电路pdc1和第二像素驱动电路pdc2的每一个可包括四个或更多个薄膜晶体管。
[0128]
下文中，将参照图4至图7更详细地描述根据本发明一个实施方式的显示设备100。
[0129]
图4是图解根据本发明一个实施方式的第一像素p1和第二像素p2的示意性平面图。图4的沉积结构可与图3的类似。图5是图解第一像素驱动电路pdc1的平面图，图6是图解第二像素驱动电路pdc2以及显示元件du1和du2的平面图。
[0130]
在根据本发明一个实施方式的显示设备100中，第一像素p1和第二像素p2可具有如图4中所示的平面层。图5和图6的切割线i-i’反映了图4的切割线i-i’。在图4、图5和图6中，切割线i-i’是针对相同部分的切割线。
[0131]
图5是第一像素驱动电路pdc1的平面图。详细地说，图5可以是图3和图4中的电场阻挡层210的下部的平面图。
[0132]
图6是第二像素驱动电路pdc2以及显示元件du1和du2的平面图。详细地说，图6可以是图3和图4中的电场阻挡层210的上部的平面图。
[0133]
图7是沿图4、图5和图6的线i-i’截取的剖面图，图8是图7的一部分的放大图。
[0134]
参照图7，第一薄膜晶体管tr1和第二薄膜晶体管tr2设置在基板110上。
[0135]
第一像素驱动电路pdc1包括第一薄膜晶体管tr1_1和第二薄膜晶体管tr2_1。第一像素驱动电路pdc1的第一薄膜晶体管tr1_1包括有源层a1_1、栅极电极g1_1、源极电极s1_1和漏极电极d1_1。第一像素驱动电路pdc1的第二薄膜晶体管tr2_1包括有源层a2_1、栅极电极g2_1、源极电极s2_1和漏极电极d2_1。
[0136]
第一像素驱动电路pdc1可由与图2中所示的像素驱动电路pdc相同的电路图表示。此外，第二像素驱动电路pdc2也可由与图2中所示的像素驱动电路pdc相同的电路图表示。
[0137]
基板110可由玻璃或塑料制成。可使用具有柔性的塑料，例如，聚酰亚胺(pi)作为
基板110。
[0138]
遮光层120设置在基板110上。遮光层120可遮蔽从外部入射的光，以保护有源层a1_1和a2_1。可省略遮光层120。
[0139]
缓冲层125设置在遮光层120和基板110上。缓冲层125由绝缘材料制成并且保护有源层a1_1和a2_1免受外部湿气或氧气的影响。
[0140]
第一薄膜晶体管tr1_1的有源层a1_1和第二薄膜晶体管tr2_1的有源层a2_1设置在缓冲层125上。
[0141]
有源层a1_1和a2_1的每一个可包括氧化物半导体材料。根据本发明的一个实施方式，有源层a1_1和a2_1可以是由氧化物半导体材料制成的氧化物半导体层。
[0142]
根据本发明的一个实施方式，有源层a1_1和a2_1设置在基板110上。有源层a1_1和a2_1可包括下述至少之一：zo(zno)基氧化物半导体材料、izo(inzno)基氧化物半导体材料、igzo(ingazno)基氧化物半导体材料、to(sno)基氧化物半导体材料、igo(ingao)基氧化物半导体材料、ito(insno)基氧化物半导体材料、igzto(ingaznsno)基氧化物半导体材料、gzto(gaznsno)基氧化物半导体材料、gzo(gazno)基氧化物半导体材料、go(gao)基氧化物半导体材料、io(ino)基氧化物半导体材料、fizo(feinzno)基氧化物半导体材料、或itzo(insnzno)基氧化物半导体材料。有源层a1_1和a2_1可具有单层结构，或者可具有包括两个或更多个氧化物半导体层的多层结构。
[0143]
根据本发明的一个实施方式，有源层a1_1和a2_1可包括沟道部分和设置在沟道部分两侧的导电化部分。根据本发明的一个实施方式，可通过使用栅极电极g1_1和g2_1作为掩模的进行选择性导电化来选择性地将有源层a1_1和a2_1导电化。有源层a1_1和a2_1的与栅极电极g1_1和g2_1交叠的区域未被导电化，因而可成为沟道部分。有源层a1_1和a2_1的未与栅极电极g1_1和g2_1交叠的区域被导电化，因而可成为导电化部分。
[0144]
根据本发明的一个实施方式，导电化部分中的一个可以是源极区域，另一个可以是漏极区域。源极区域用作与源极电极s1_1和s2_1连接的源极连接部分。漏极区域用作与漏极电极d1_1和d2_1连接的漏极连接部分。
[0145]
栅极绝缘层145设置在有源层a1_1和a2_1上。栅极绝缘层145具有绝缘特性并且将有源层a1_1和a2_1与栅极电极g1_1和g2_1分隔开。图7中示出了被图案化的栅极绝缘层145，但本发明的一个实施方式不限于此。栅极绝缘层145可不被图案化。
[0146]
第一薄膜晶体管tr1_1的栅极电极g1_1和第二薄膜晶体管tr2_1的栅极电极g2_1设置在栅极绝缘层145上。
[0147]
第一薄膜晶体管tr1_1的栅极电极g1_1与第一薄膜晶体管tr1_1的有源层a1_1分隔开并且与第一薄膜晶体管tr1_1的有源层a1_1的至少一部分交叠。第二薄膜晶体管tr2_1的栅极电极g2_1与第二薄膜晶体管tr2_1的有源层a2_1分隔开并且与第二薄膜晶体管tr2_1的有源层a2_1的至少一部分交叠。
[0148]
参照图7，第一电容器c1_1的第一电容器电极ce11与栅极电极g1_1和g2_1设置在相同层中。可使用相同材料通过相同工艺一起制成栅极电极g1_1和g2_1以及第一电容器电极ce11。
[0149]
层间介电层170设置在栅极电极g1_1和g2_1以及第一电容器电极ce11上。
[0150]
源极电极s1_1和s2_1以及漏极电极d1_1和d2_1设置在层间介电层170上。根据本
发明的一个实施方式，为了便于描述而区分源极电极s1_1和s2_1与漏极电极d1_1和d2_1，源极电极s1_1和s2_1与漏极电极d1_1和d2_1可互换地使用。因此，源极电极s1_1和s2_1可以是漏极电极d1_1和d2_1，漏极电极d1_1和d2_1可以是源极电极s1_1和s2_1。
[0151]
数据线dl_1和驱动电源线pl_1设置在层间介电层170上。第一薄膜晶体管tr1_1的源极电极s1_1可与数据线dl1_1一体形成。第二薄膜晶体管tr2_1的漏极电极d2_1可与驱动电源线pl_1一体形成。
[0152]
根据本发明的一个实施方式，第一薄膜晶体管tr1_1的源极电极s1_1和漏极电极d1_1彼此分隔开并且与第一薄膜晶体管tr1_1的有源层a1_1连接。第二薄膜晶体管tr2_1的源极电极s2_1和漏极电极d2_1彼此分隔开并且与第二薄膜晶体管tr2_1的有源层a2_1连接。
[0153]
详细地说，第一薄膜晶体管tr1_1的源极电极s1_1通过第一接触孔h1_1与有源层a1_1的源极区域接触。
[0154]
第一薄膜晶体管tr1_1的漏极电极d1_1通过第二接触孔h2_1与有源层a1_1的漏极区域接触，并且通过第三接触孔h3_1与第一电容器c1_1的第一电容器电极ce11连接。
[0155]
第二薄膜晶体管tr2_1的源极电极s2_1通过第四接触孔h4_1与有源层a2_1的源极区域接触。
[0156]
第二薄膜晶体管tr2_1的源极电极s2_1延伸到层间介电层170上并且其一部分用作第一电容器c1_1的第二电容器电极ce21。第一电容器电极ce11和第二电容器电极ce21彼此交叠以形成第一电容器c1_1。
[0157]
参照图5和图7，第一电容器c1_1的第二电容器电极ce21延伸到第一电容器c1_1的区域之外，从而形成第一桥接部br1。
[0158]
第二薄膜晶体管tr2_1的漏极电极d2_1通过第五接触孔h5_1与有源层a2_1的漏极区域接触。
[0159]
第一薄膜晶体管tr1_1包括有源层a1_1、栅极电极g1_1、源极电极s1_1和漏极电极d1_1，并且用作用于控制施加至第一像素驱动电路pdc1的数据电压vdata的开关晶体管。
[0160]
第二薄膜晶体管tr2_1包括有源层a2_1、栅极电极g2_1、源极电极s2_1和漏极电极d2_1，并且用作用于控制施加至第一显示元件du1的驱动电压vdd的驱动晶体管。参照图5，第二薄膜晶体管tr2_1通过第一桥接部br1与第一显示元件du1连接。
[0161]
电场阻挡层210设置在源极电极s1_1和s2_1、漏极电极d1_1和2_1、数据线dl_1、驱动电源线pl_1和第一桥接部br1上。
[0162]
电场阻挡层210用于防止第一像素驱动电路pdc1中包括的薄膜晶体管tr1_1和tr2_1与像素驱动电路pdc2中包括的薄膜晶体管tr1_2和tr2_2彼此电性影响。为了防止第一像素驱动电路pdc1中包括的薄膜晶体管tr1_1和tr2_1与像素驱动电路pdc2中包括的薄膜晶体管tr1_2和tr2_2彼此电性影响，电场阻挡层210具有低介电常数和大厚度。
[0163]
根据本发明的一个实施方式，电场阻挡层210可具有3.9或更小的介电常数。更详细地说，电场阻挡层210可具有3.5或更小的介电常数，或者可具有3.0或更小的介电常数，或者可具有2.5或更小的介电常数。
[0164]
根据本发明的一个实施方式，电场阻挡层210可包括硅氧烷化合物。更详细地说，电场阻挡层210可由硅氧烷化合物制成。可使用低介电常数的硅氧烷化合物作为上述硅氧
烷化合物。
[0165]
根据本发明的一个实施方式，电场阻挡层210的厚度“t”定义为从第一像素驱动电路pdc1的上表面到第二像素驱动电路pdc2的下表面的距离。参照图8，从第一像素驱动电路pdc1的第一薄膜晶体管tr1_1的上表面到第二像素驱动电路pdc2的第一薄膜晶体管tr1_2的下表面的距离t1可定义为电场阻挡层210的厚度“t”。
[0166]
如上所述，电场阻挡层210的厚度“t”可与电场阻挡层210的介电常数κ成比例。考虑到广泛用作绝缘层的氧化硅(sio2)的介电常数为大约3.9，电场阻挡层210的厚度“t”可表示为电场阻挡层210的介电常数κ与3.9之比[κ/3.9]。
[0167]
参照图8，第二像素驱动电路pdc2的第一薄膜晶体管tr1_2受到施加至栅极电极g1_1以导通第一像素驱动电路pdc1的第一薄膜晶体管tr1_1的电压v
gh
影响。在这种情况下，施加至栅极电极g1_1以导通第一像素驱动电路pdc1的第一薄膜晶体管tr1_1的电压被称为施加至第一像素驱动电路pdc1的第一薄膜晶体管tr1_1的导通电压v
gh
。施加至第一像素驱动电路pdc1的第一薄膜晶体管tr1_1的导通电压v
gh
越大，电压v
gh
对第二像素驱动电路pdc2的第一薄膜晶体管tr1_2的影响程度越大。此外，第二像素驱动电路pdc2的第一薄膜晶体管tr1_2的阈值电压v
th
越大，第二像素驱动电路pdc2的第一薄膜晶体管tr1_2受外部电场的影响程度可越小。
[0168]
此外，用作第二像素驱动电路pdc2的第一薄膜晶体管tr1_2的沟道的有源层a1_2直接受栅极电极g1_2影响，栅极电极g1_2与有源层a1_2之间的距离等于栅极绝缘层245的厚度t
gi
。因此，电场阻挡层210的厚度“t”可由第二像素驱动电路pdc2的第一薄膜晶体管tr1_2中包括的栅极绝缘层的厚度t
gi
表示。
[0169]
考虑到这些特点，第一像素驱动电路pdc1的第一薄膜晶体管tr1_1的上表面与第二像素驱动电路pdc2的第一薄膜晶体管tr1_2的下表面之间的距离t1可满足以下等式1。
[0170]
[等式1]
[0171]
t1＝t≥(v
gh
/v
th
)
×
(κ/3.9)
×
(t
gi
)
[0172]
在等式1中，κ表示电场阻挡层210的介电常数，v
gh
是施加至第一像素驱动电路pdc1的第一薄膜晶体管tr1_1的导通电压，v
th
是第二像素驱动电路pdc2的第一薄膜晶体管tr1_2的阈值电压，t
gi
是第二像素驱动电路pdc2的第一薄膜晶体管tr1_2的栅极电极g1_2与有源层a1_2之间的距离。
[0173]
根据本发明的一个实施方式，电场阻挡层210的厚度t1可以是1μm或更大。
[0174]
电场阻挡层210将第一薄膜晶体管tr1_1和第二薄膜晶体管tr2_1的上部平坦化并且保护第一薄膜晶体管tr1_1和第二薄膜晶体管tr2_1。
[0175]
第二像素驱动电路pdc2的缓冲层225设置在电场阻挡层210上。缓冲层225由绝缘材料制成，并且保护有源层a1_2和a2_2免受外部湿气或氧气的影响。可省略缓冲层225。
[0176]
第二像素驱动电路pdc2的第一薄膜晶体管tr1_2和第二薄膜晶体管tr2_2设置在缓冲层225上。详细地说，第一薄膜晶体管tr1_2的有源层a1_2和第二薄膜晶体管tr2_2的有源层a2_2设置在缓冲层225上。
[0177]
有源层a1_2和a2_2可包括氧化物半导体材料。根据本发明的一个实施方式，有源层a1_2和a2_2可以是由氧化物半导体材料制成的氧化物半导体层。
[0178]
栅极绝缘层245设置在有源层a1_2和a2_2上。栅极绝缘层245具有绝缘特性并且将
有源层a1_2和a2_2与栅极电极g1_2和g2_2分隔开。图7中示出了被图案化的栅极绝缘层245，但本发明的一个实施方式不限于此。栅极绝缘层245可不被图案化。
[0179]
第一薄膜晶体管tr1_2的栅极电极g1_2和第二薄膜晶体管tr2_2的栅极电极g2_2设置在栅极绝缘层245上。
[0180]
第一薄膜晶体管tr1_2的栅极电极g1_2与第一薄膜晶体管tr1_2的有源层a1_2分隔开并且与第一薄膜晶体管tr1_2的有源层a1_2的至少一部分交叠。第二薄膜晶体管tr2_2的栅极电极g2_2与第二薄膜晶体管tr2_2的有源层a2_2分隔开并且与第二薄膜晶体管tr2_2的有源层a2_2的至少一部分交叠。
[0181]
参照图7，第一电容器c1_2的第一电容器电极ce12与栅极电极g1_2和g2_2设置在相同层中。可使用相同材料通过相同工艺一起制成栅极电极g1_2和g2_2以及第一电容器电极ce12。
[0182]
层间介电层270设置在栅极电极g1_2和g2_2以及第一电容器电极ce12上。
[0183]
源极电极s1_2和s2_2以及漏极电极d1_2和d2_2设置在层间介电层270上。根据本发明的一个实施方式，为了便于描述而区分源极电极s1_2和s2_2与漏极电极d1_2和d2_2，源极电极s1_2和s2_2与漏极电极d1_2和d2_2可互换地使用。因此，源极电极s1_2和s2_2可以是漏极电极d1_2和d2_2，漏极电极d1_2和d2_2可以是源极电极s1_2和s2_2。
[0184]
数据线dl_2和驱动电源线pl_2设置在层间介电层270上。第一薄膜晶体管tr1_2的源极电极s1_2可与数据线dl_2一体形成。第二薄膜晶体管tr2_2的漏极电极d2_2可与驱动电源线pl_2一体形成。
[0185]
根据本发明的一个实施方式，第一薄膜晶体管tr1_2的源极电极s1_2和漏极电极d1_2彼此分隔开并且与第一薄膜晶体管tr1_2的有源层a1_2连接。第二薄膜晶体管tr2_2的源极电极s2_2和漏极电极d2_2彼此分隔开并且与第二薄膜晶体管tr2_2的有源层a2_2连接。
[0186]
详细地说，第一薄膜晶体管tr1_2的源极电极s1_2通过第一接触孔h1_2与有源层a1_2的源极区域接触。
[0187]
第一薄膜晶体管tr1_2的漏极电极d1_2通过第二接触孔h2_2与有源层a1_2的漏极区域接触，并且通过第三接触孔h3_2与第一电容器c1_2的第一电容器电极ce12连接。
[0188]
第二薄膜晶体管tr2_2的源极电极s2_2通过第四接触孔h4_2与有源层a2_2的源极区域接触。
[0189]
第二薄膜晶体管tr2_2的源极电极s2_2延伸到层间介电层270上，并且第二薄膜晶体管tr2_2的源极电极s2_2的一部分用作第一电容器c1_2的第二电容器电极ce22。第一电容器电极ce12和第二电容器电极ce22彼此交叠以形成第一电容器c1_2。
[0190]
第二薄膜晶体管tr2_2的漏极电极d2_2通过第五接触孔h5_2与有源层a2_2的漏极区域接触。
[0191]
第一薄膜晶体管tr1_2包括有源层a1_2、栅极电极g1_2、源极电极s1_2和漏极电极d1_2，并且用作用于控制施加至第二像素驱动电路pdc2的数据电压vdata的开关晶体管。
[0192]
第二薄膜晶体管tr2_2包括有源层a2_2、栅极电极g2_2、源极电极s2_2和漏极电极d2_2，并且用作用于控制施加至第二显示元件du2的驱动电压vdd的驱动晶体管。
[0193]
参照图5和图7，第二桥接部br2形成在层间介电层270上。参照图7，第二桥接部br2
通过第一连接部ct1的第一部分ct11与第一桥接部br1连接。
[0194]
钝化层275设置在第二像素驱动电路pdc2的源极电极s1_2和s2_2、漏极电极d1_2和2_2、数据线dl_2、驱动电源线pl_2和第二桥接部br2上。钝化层275将第一薄膜晶体管tr1_2和第二薄膜晶体管tr2_2的上部平坦化，并且保护第一薄膜晶体管tr1_2和第二薄膜晶体管tr2_2。
[0195]
根据本发明的一个实施方式，第一像素驱动电路pdc1的一个薄膜晶体管tr1_1或tr2_1与第二像素驱动电路pdc2的一个薄膜晶体管tr1_2或tr2_2可彼此交叠。参照图7，第一像素驱动电路pdc1的第一薄膜晶体管tr1_1与第二像素驱动电路pdc2的第一薄膜晶体管tr1_2交叠。此外，第一像素驱动电路pdc1的第二薄膜晶体管tr2_1与第二像素驱动电路pdc2的第二薄膜晶体管tr2_2交叠。
[0196]
为了防止彼此交叠的薄膜晶体管彼此电性影响，根据本发明的一个实施方式，这些薄膜晶体管彼此分隔开预定间隔或更大间隔。特别是，彼此交叠的薄膜晶体管中的任意一个薄膜晶体管的栅极电极与另一个薄膜晶体管的有源层分隔开预定间隔或更大间隔。
[0197]
根据本发明的一个实施方式，第一像素驱动电路pdc1的薄膜晶体管tr1_1和tr2_1的栅极电极g1_1和g2_1与第二像素驱动电路pdc2的薄膜晶体管tr1_2和tr2_2的有源层a1_2和a2_2之间的分隔距离可以是1μm或更大。
[0198]
更详细地说，参照图7和图8，第一像素驱动电路pdc1的第一薄膜晶体管tr1_1的栅极电极g1_1与第二像素驱动电路pdc2的第一薄膜晶体管tr1_2的有源层a1_2之间的分隔距离t2可以是1μm或更大。此外，第一像素驱动电路pdc1的第二薄膜晶体管tr2_1的栅极电极g2_1与第二像素驱动电路pdc2的第二薄膜晶体管tr2_2的有源层a2_2之间的分隔距离是1μm或更大。
[0199]
当应用根据本发明一个实施方式的电场阻挡层210并且薄膜晶体管tr1_1和tr1_2中的一个薄膜晶体管的栅极电极g1_1和g1_2与另一个薄膜晶体管的有源层a1_2和a1_1之间的分隔距离是1μm或更大时，可防止一个薄膜晶体管的栅极电极g1_1和g1_2影响另一个薄膜晶体管的有源层a1_2和a1_1。结果，可稳定地驱动每个薄膜晶体管。
[0200]
第一显示元件du1的第一电极711和第二显示元件du2的第一电极712设置在钝化层275上。
[0201]
第一显示元件du1的第一电极711通过第一连接部ct1的第二部分ct12与第二桥接部br2连接。结果，第一显示元件du1可通过第二桥接部br2和第一桥接部br1与第一像素驱动电路pdc1的第二薄膜晶体管tr2_1连接。
[0202]
第一连接部ct1的第二部分ct12可形成在形成于钝化层275中的接触孔中。第一连接部ct1的第一部分ct11可设置在穿过层间介电层270、缓冲层225和电场阻挡层210的接触孔中。第一连接部ct1的第一部分ct11可设置在形成于第二像素驱动电路pdc2中的接触孔中。
[0203]
根据本发明的一个实施方式，第一连接部ct1包括第一部分ct11和第二部分ct12。因此，根据本发明的一个实施方式，第一显示元件du1通过第一连接部ct1与第一像素驱动电路pdc1连接。
[0204]
第二显示元件du2的第一电极712通过第二连接部ct2与第二像素驱动电路pdc2的第二薄膜晶体管tr2_2的源极电极s2_2连接。因此，根据本发明的一个实施方式，第二显示
元件du2可通过第二连接部ct2与第二像素驱动电路pdc2连接。第二连接部ct2可设置在形成于钝化层275中的接触孔中。
[0205]
在第一显示元件du1的第一电极711和第二显示元件du2的第一电极712周围设置堤层750。堤层750限定显示元件du1和du2的发光区域。根据本发明的一个实施方式，从堤层750暴露的区域可被称为发光区域。根据本发明的一个实施方式，第一显示元件du1的第一电极711和第二显示元件du2的第一电极712中的从堤层750暴露而未被堤层750覆盖的区域发射光。因此，根据本发明的一个实施方式，第一显示元件du1的第一电极711中的从堤层750暴露的区域可被称为第一显示元件du1的发光区域，第二显示元件du2的第一电极712中的从堤层750暴露的区域可被称为第二显示元件du2的发光区域。
[0206]
尽管图7中示例性地示出了堤层750，但堤层750的位置不限于图7。根据本发明的一个实施方式，堤层750可设置成与第一连接部ct1和第二连接部ct2中至少之一交叠。
[0207]
根据本发明的一个实施方式，第一连接部ct1和第二连接部ct2形成在接触孔中，并且形成接触孔的部分可以不是平坦的。因此，第一连接部ct1和第二连接部ct2可设置在与堤层750交叠的区域中，而不是发光区域中，因而第一显示元件du1的第一电极711和第二显示元件du2的第一电极712在发光区域中可以是平坦化的，最终第一有机发光层721和第二有机发光层722可以是平坦化的。
[0208]
例如，如图3中所示，第一连接部ct1和第二连接部ct2中的至少一个可设置在堤层750下方。更详细地说，第一连接部ct1的至少一部分可与堤层750交叠。特别是，第一连接部ct1的第一部分ct11可与堤层750交叠。根据本发明的一个实施方式，第一连接部ct1可完全与堤层750交叠，并且第一连接部ct1和第二连接部ct2二者都可与堤层750交叠。
[0209]
根据本发明的一个实施方式，第一连接部ct1将第一显示元件du1与第一像素驱动电路pdc1连接。由于第一像素驱动电路pdc1设置成比第二像素驱动电路pdc2更靠近基板110，所以第一像素驱动电路pdc1可设置在第二像素驱动电路pdc2下方。因此，第一连接部ct1所在的接触孔相对较深。如果接触孔较深，则很可能在接触孔周围产生不平坦的凹凸表面。因此，根据本发明的一个实施方式，第一连接部ct1设置在堤层750下方，使得因第一连接部ct1引起的凹凸表面被堤层750覆盖。
[0210]
根据本发明的一个实施方式，第一连接部ct1包括第一部分ct11和第二部分ct12。在这种情况下，形成为穿过电场阻挡层210的第一部分ct11可比第二部分ct12更深。因此，根据本发明的一个实施方式，第一连接部ct1的穿过电场阻挡层210的第一部分ct11可与堤层750交叠。
[0211]
第一有机发光层721设置在第一显示元件du1的第一电极711上。第二有机发光层722设置在第二显示元件du2的第一电极712上。第一显示元件du1包括第一有机发光层721，并且第二显示元件du2包括第二有机发光层722。
[0212]
第二电极731和732设置在第一有机发光层721和第二有机发光层722上。详细地说，第二电极731设置在第一显示元件du1的第一有机发光层721上，第二电极732设置在第二显示元件du2的第二有机发光层722上。第一显示元件du1的第二电极731和第二显示元件du2的第二电极732可一体形成。第二电极731和732可在整个显示设备100上一体形成。
[0213]
图7中所示的显示元件du1和du2是有机发光二极管(oled)。因此，根据本发明一个实施方式的显示设备100是有机发光显示设备。
[0214]
尽管未示出，但可在从显示元件du1和du2发射的光经过的路径上设置滤色器。滤色器例如可具有红色、绿色和蓝色之一。
[0215]
根据本发明的一个实施方式，第一显示元件du1的第一电极711和第二显示元件du2的第一电极712的每一个可具有反射层(未示出)。例如，第一显示元件du1的第一电极711和第二显示元件du2的第一电极712可具有其中透明导电氧化物(tco)的层与反射金属的层交替沉积的结构。更详细地说，第一显示元件du1的第一电极711和第二显示元件du2的第一电极712可具有ito(insno)层、反射金属层和ito(insno)层交替沉积的结构。
[0216]
此外，第一显示元件du1的第二电极731和第二显示元件du2的第二电极732的每一个可由半透半反射式导电层形成。结果，从第一有机发光层721和第二有机发光层722产生的光可分别通过第二电极731和732发射到外部。
[0217]
如上所述，具有将从显示元件du1和du1产生的光穿过第二电极731和732发射到外部的结构的显示设备100被称为顶部发光型显示设备。根据本发明一个实施方式的显示设备100是顶部发光型显示设备，从显示元件du1和du1产生的光在与朝向基板110的方向相反的方向上发射。可选择地，根据本发明一个实施方式的显示设备100可以是顶部发光型显示设备，从显示元件du1和du1产生的光可在与朝向像素驱动电路pdc1和pdc2的方向相反的方向上发射。
[0218]
图9是根据本发明另一个实施方式的显示设备200的像素p的电路图。下文中，将省略对之前描述的元件的描述，以避免重复。
[0219]
图9是图解有机发光显示设备的像素p的等效电路图。
[0220]
图9中所示的显示设备200的像素p包括作为显示元件du的有机发光二极管(oled)、和用于驱动显示元件du的像素驱动电路pdc。显示元件du与像素驱动电路pdc连接。图9中所示的像素p可以是图3中所示的第一像素p1或第二像素p2。
[0221]
参照图9，在像素p中，设置有用于向像素驱动电路pdc提供信号的信号线dl、gl、pl、rl和scl。
[0222]
数据电压vdata提供至数据线dl，扫描信号ss提供至栅极线gl，用于驱动像素的驱动电压vdd提供至驱动电源线pl，基准电压vref提供至基准线rl，并且感测控制信号scs提供至感测控制线scl。
[0223]
参照图9，假设第n个像素p的栅极线是“gln”，与第n个像素p相邻的第(n-1)个像素p的栅极线是“gln-1”，第(n-1)个像素p的栅极线“gln-1”用作第n个像素p的感测控制线scl。
[0224]
例如，像素驱动电路pdc包括：第一薄膜晶体管tr1(开关晶体管)，第一薄膜晶体管tr1与栅极线gl和数据线dl连接；第二薄膜晶体管tr2(驱动晶体管)，第二薄膜晶体管tr2用于根据通过第一薄膜晶体管tr1传送的数据电压vdata控制输出至显示元件du的电流的幅度；和第三薄膜晶体管tr3(基准晶体管)，第三薄膜晶体管tr3用于感测第二薄膜晶体管tr2的特性。
[0225]
第一电容器c1设置在第二薄膜晶体管tr2的栅极电极与显示元件du之间。第一电容器c1被称为存储电容器cst。
[0226]
第一薄膜晶体管tr1利用提供至栅极线gl的扫描信号ss导通，从而将提供至数据线dl的数据电压vdata传送至第二薄膜晶体管tr2的栅极电极。
[0227]
第三薄膜晶体管tr3与在第二薄膜晶体管tr2和显示元件du之间的第一节点n1、以及基准线rl连接，因而第三薄膜晶体管tr3利用感测控制信号scs导通或截止，并且在感测时段感测作为驱动晶体管的第二薄膜晶体管tr2的特性。
[0228]
与第二薄膜晶体管tr2的栅极电极连接的第二节点n2与第一薄膜晶体管tr1连接。第一电容器c1形成在第二节点n2与第一节点n1之间。
[0229]
当第一薄膜晶体管tr1导通时，通过数据线dl提供的数据电压vdata被提供至第二薄膜晶体管tr2的栅极电极。形成在第二薄膜晶体管tr2的栅极电极与源极电极之间的第一电容器c1中被充入数据电压vdata。
[0230]
当第二薄膜晶体管tr2导通时，根据用于驱动像素的驱动电压vdd，电流通过第二薄膜晶体管tr2提供至显示元件du，由此从显示元件du输出光。
[0231]
图10是根据本发明再一个实施方式的显示设备300的像素的电路图。
[0232]
图10中所示的显示设备300的像素p包括作为显示元件du的有机发光二极管(oled)、和用于驱动显示元件du的像素驱动电路pdc。显示元件du与像素驱动电路pdc连接。图10中所示的像素p可以是图3中所示的第一像素p1或第二像素p2。
[0233]
像素驱动电路pdc包括薄膜晶体管tr1、tr2、tr3和tr4。
[0234]
在图10所示的像素p中，设置有用于向像素驱动电路pdc提供驱动信号的信号线dl、el、gl、pl、scl和rl。
[0235]
与图9的像素p相比，图10的像素p进一步包括发光控制线el。发光控制信号em提供至发光控制线el。
[0236]
此外，与图9的像素驱动电路pdc相比，图10的像素驱动电路pdc进一步包括作为发光控制晶体管的第四薄膜晶体管tr4，第四薄膜晶体管tr4用于控制第二薄膜晶体管tr2的发光时序。
[0237]
参照图10，假设第n个像素p的栅极线是“gln”时，与第n个像素p相邻的第(n-1)个像素p的栅极线是“gln-1”，第(n-1)个像素p的栅极线“gln-1”用作第n个像素p的感测控制线scl。
[0238]
第一电容器c1设置在第二薄膜晶体管tr2的栅极电极与显示元件du之间。第二电容器c2设置在第四薄膜晶体管tr4的端子之中的被提供驱动电压vdd的端子与显示元件du的一个电极之间。
[0239]
第一薄膜晶体管tr1利用提供至栅极线gl的扫描信号ss导通，从而将提供至数据线dl的数据电压vdata传送至第二薄膜晶体管tr2的栅极电极。
[0240]
第三薄膜晶体管tr3与基准线rl连接并因而利用感测控制信号scs导通或截止，并且第三薄膜晶体管tr3在感测时段感测作为驱动晶体管的第二薄膜晶体管tr2的特性。
[0241]
第四薄膜晶体管tr4根据发光控制信号em将驱动电压vdd传输至第二薄膜晶体管tr2，或者屏蔽驱动电压vdd。当第四薄膜晶体管tr4导通时，电流提供至第二薄膜晶体管tr2，由此从显示元件du输出光。
[0242]
图11是图解使用图10的像素的显示设备400的一个实施方式的示意性剖面图。
[0243]
参照图11，根据本发明另一个实施方式的显示设备400包括第一像素驱动电路pdc1、在第一像素驱动电路pdc1上的电场阻挡层210、在电场阻挡层210上的第二像素驱动电路pdc2、以及在第二像素驱动电路pdc2上的第一显示元件du1和第二显示元件du2。第一
显示元件du1和第一像素驱动电路pdc1通过第一连接部ct1彼此连接，第二显示元件du2和第二像素驱动电路pdc2通过第二连接部ct2彼此连接。
[0244]
第一像素驱动电路pdc1包括第一薄膜晶体管tr1_1、第二薄膜晶体管tr2_1、第三薄膜晶体管tr3_1和第四薄膜晶体管tr4_1。第一像素驱动电路pdc1可具有与图10中所示的像素驱动电路dc相同的构造。详细地说，第一像素驱动电路pdc1的第一薄膜晶体管tr1_1可用于执行与图10的第一薄膜晶体管tr1相同的功能，第一像素驱动电路pdc1的第二薄膜晶体管tr2_1可用于执行与图10的第二薄膜晶体管tr2相同的功能，第一像素驱动电路pdc1的第三薄膜晶体管tr3_1可用于执行与图10的第三薄膜晶体管tr3相同的功能，并且第一像素驱动电路pdc1的第四薄膜晶体管tr4_1可用于执行与图10的第四薄膜晶体管tr4相同的功能。
[0245]
参照图11，第一像素驱动电路pdc1设置在基板110上。详细地说，缓冲层125设置在基板110上，第一薄膜晶体管tr1_1、第二薄膜晶体管tr2_1、第三薄膜晶体管tr3_1和第四薄膜晶体管tr4_1设置在缓冲层125上。详细地说，有源层设置在缓冲层125上，栅极绝缘层145设置在有源层上，栅极电极设置在栅极绝缘层145上，层间介电层170设置在栅极电极上，并且源极电极和漏极电极设置在层间介电层170上。
[0246]
电场阻挡层210设置在构成第一像素驱动电路pdc1的第一薄膜晶体管tr1_1、第二薄膜晶体管tr2_1、第三薄膜晶体管tr3_1和第四薄膜晶体管tr4_1上。
[0247]
缓冲层225设置在电场阻挡层210上，第一薄膜晶体管tr1_2、第二薄膜晶体管tr2_2、第三薄膜晶体管tr3_2和第四薄膜晶体管tr4_2设置在缓冲层225上。详细地说，有源层设置在缓冲层225上，栅极绝缘层245设置在有源层上，栅极电极设置在栅极绝缘层245上，层间介电层270设置在栅极电极上，源极电极和漏极电极设置在层间介电层270上，并且钝化层275设置在源极电极和漏极电极上。
[0248]
第一显示元件du1和第二显示元件du2设置在钝化层275上。第一显示元件du1包括第一电极711、第一有机发光层721和第二电极731。第二显示元件du2包括第一电极712、第二有机发光层722和第二电极732。
[0249]
第一显示元件du1通过第一连接部ct1与第一像素驱动电路pdc1连接，第二显示元件du2通过第二连接部ct2与第二像素驱动电路pdc2连接。参照图11，第一连接部ct1和第二连接部ct2中的至少之一可设置在堤层750下方。更详细地说，第一连接部ct1的至少一部分可与堤层750交叠。特别是，第一连接部ct1可包括第一部分ct11和第二部分ct12，并且第一连接部ct1的第一部分ct11可与堤层750交叠。在图11所示的根据本发明另一个实施方式的显示设备400中，第一连接部ct1和第二连接部ct2二者可与堤层750交叠。
[0250]
根据本发明的另一个实施方式，第一显示元件du1的第一电极711和第二显示元件du2的第一电极712的每一个可具有反射层(未示出)。例如，第一显示元件du1的第一电极711和第二显示元件du2的第一电极712可具有ito(insno)层、反射金属层和ito(insno)层交替沉积的结构。
[0251]
此外，第一显示元件du1的第二电极731和第二显示元件du2的第二电极732的每一个可由半透半反射式导电层形成。结果，从第一有机发光层721和第二有机发光层722产生的光可分别通过第二电极731和732发射到外部。
[0252]
如上所述，具有将从显示元件du1和du1产生的光通过第二电极731和732发射到外
部的结构的显示设备400被称为顶部发光型显示设备。根据本发明另一个实施方式的显示设备400是顶部发光型显示设备，从显示元件du1和du1产生的光在与朝向基板110的方向相反的方向上发射。可选择地，根据本发明另一个实施方式的显示设备400可以是顶部发光型显示设备，从显示元件du1和du1产生的光可在与朝向像素驱动电路pdc1和pdc2的方向相反的方向上发射。
[0253]
根据本发明另一个实施方式的像素驱动电路pdc、第一像素驱动电路pdc1和第二像素驱动电路pdc2可形成为上述那些结构以外的各种结构。像素驱动电路pdc、第一像素驱动电路pdc1和第二像素驱动电路pdc2例如可包括五个或更多个薄膜晶体管。
[0254]
图12是图解根据实施方式和比较例的薄膜晶体管的电压-电流曲线图。图12图解了第二像素驱动电路pdc2受第一像素驱动电路pdc1影响的程度。
[0255]
详细地说，图12的曲线图表示当向图11所示的显示设备400中的第一像素驱动电路pdc1的第一薄膜晶体管tr1_1的栅极电极g1_1施加电压v
gs
时，第二像素驱动电路pdc2的第一薄膜晶体管tr1_2的漏极-源极电流i
ds
。参照图12，未向第二像素驱动电路pdc2的第一薄膜晶体管tr1_2的栅极电极g1_2施加电压。
[0256]
在图12中，“ex.1”是指电场阻挡层210的厚度为1.0μm的实施方式1，“ex.2”是指电场阻挡层210的厚度为2.0μm的实施方式2，“comp.1”是指未设置电场阻挡层210的比较例。
[0257]
参照图12中的“comp.1”，注意到，即使未向第二像素驱动电路pdc2的第一薄膜晶体管tr1_2的栅极电极g1_2施加电压，由于施加至第一像素驱动电路pdc1的第一薄膜晶体管tr1_1的栅极电极g1_1的电压v
gs
，在第二像素驱动电路pdc2的第一薄膜晶体管tr1_2中也容易产生漏极-源极电流i
ds
。
[0258]
参照图12中的“ex.1”，注意到，当施加至第一像素驱动电路pdc1的第一薄膜晶体管tr1_1的栅极电极g1_1的电压v
gs
比阈值电压0v大15v或更大时，在第二像素驱动电路pdc2的第一薄膜晶体管tr1_2中产生漏极-源极电流i
ds
。
[0259]
参照图12中的“ex.2”，注意到，当施加至第一像素驱动电路pdc1的第一薄膜晶体管tr1_1的栅极电极g1_1的电压v
gs
比阈值电压0v大30v或更大时，在第二像素驱动电路pdc2的第一薄膜晶体管tr1_2中产生漏极-源极电流i
ds
。
[0260]
这样，当在第一像素驱动电路pdc1与第二像素驱动电路pdc2之间未设置电场阻挡层210时，注意到第二像素驱动电路pdc2容易受到第一像素驱动电路pdc1的影响。此外，当电场阻挡层210的厚度增加时，注意到第一像素驱动电路pdc1可对第二像素驱动电路pdc2具有更小程度的影响。此外，当电场阻挡层210的厚度为1.0μm或更大时，注意到第一像素驱动电路pdc1对第二像素驱动电路pdc2具有较小程度的影响，因而影响可忽略。
[0261]
图13a是图解根据本发明另一个实施方式的显示设备的像素阵列的平面图，图13b是图13a的示意性透视图。
[0262]
图13a和图13b中所示的显示设备500包括：具有第一像素p1和第二像素p2的第一显示单元pu1、以及具有第三像素p3和第四像素p4的第二显示单元pu2。图13a和图13b的第一像素p1和第二像素p2可分别与图3或图4中所示的第一像素p1和第二像素p2相同。此外，图13a和图13b的第三像素p3和第四像素p4可分别与图3或图4中所示的第一像素p1和第二像素p2相同。
[0263]
参照图13a和图13b，根据本发明另一个实施方式的显示设备500包括第一像素p1、
第二像素p2、第三像素p3和第四像素p4。
[0264]
第一像素p1包括第一像素驱动电路pdc1和与第一像素驱动电路pdc1连接的第一显示元件du1。参照图13b，第一显示元件du1和第一像素驱动电路pdc1可通过第一连接部ct1彼此连接。
[0265]
第二像素p2包括第二像素驱动电路pdc2和与第二像素驱动电路pdc2连接的第二显示元件du2。参照图13b，第二显示元件du2和第二像素驱动电路pdc2可通过第二连接部ct2彼此连接。
[0266]
第三像素p3包括第三像素驱动电路pdc3和与第三像素驱动电路pdc3连接的第三显示元件du3。参照图13b，第三显示元件du3和第三像素驱动电路pdc3可通过第三连接部ct3彼此连接。
[0267]
第四像素p4包括第四像素驱动电路pdc4和与第四像素驱动电路pdc4连接的第四显示元件du4。参照图13b，第四显示元件du4和第四像素驱动电路pdc4可通过第四连接部ct4彼此连接。
[0268]
根据本发明另一个实施方式的显示设备500例如可以是顶部发光型显示设备。在这种情况下，从显示元件du1、du2、du3和du4产生的光可在与朝向像素驱动电路pdc1、pdc2、pdc3和pdc4的方向相反的方向上发射。
[0269]
根据本发明的另一个实施方式，如图13b中所示，第一连接部ct1、第二连接部ct2、第三连接部ct3和第四连接部ct4可设置成与堤层750交叠。
[0270]
电场阻挡层210设置在第一像素驱动电路pdc1与第二像素驱动电路pdc2之间以及在第三像素驱动电路pdc3与第四像素驱动电路pdc4之间。电场阻挡层210可从第一像素驱动电路pdc1与第二像素驱动电路pdc2之间的部分延伸到第三像素驱动电路pdc3与第四像素驱动电路pdc4之间的部分，从而形成一体。电场阻挡层210可在显示设备500的整个表面上一体形成。
[0271]
根据本发明的另一个实施方式，第一像素驱动电路pdc1与第二像素驱动电路pdc2彼此交叠。此外，第三像素驱动电路pdc3与第四像素驱动电路pdc4彼此交叠。
[0272]
根据本发明的另一个实施方式，第一像素p1和第二像素p2构成第一显示单元pu1，并且第三像素p3和第四像素p4构成第二显示单元pu2。根据本发明的另一个实施方式，如图13a和图13b中所示，第一显示单元pu1和第二显示单元pu2彼此相邻。
[0273]
根据本发明的另一个实施方式，电场阻挡层210可具有1μm或更大的厚度。电场阻挡层210的厚度可定义为从第一像素驱动电路pdc1的上表面到第二像素驱动电路pdc2的下表面之间的距离。
[0274]
电场阻挡层210可具有3.9或更小的介电常数。电场阻挡层210可具有3.5或更小、3.0或更小、或者2.5或更小的介电常数。
[0275]
电场阻挡层210可包括硅氧烷化合物。电场阻挡层210可由硅氧烷化合物形成。
[0276]
根据本发明的另一个实施方式，第一像素驱动电路pdc1、第二像素驱动电路pdc2、第三像素驱动电路pdc3和第四像素驱动电路pdc4的每一个可包括两个或更多个薄膜晶体管。第一像素驱动电路pdc1、第二像素驱动电路pdc2、第三像素驱动电路pdc3和第四像素驱动电路pdc4的每一个可具有与图2、图9和图10中所示的电路图的像素驱动电路pdc中的任意一个相同的电路构造。
[0277]
根据本发明的另一个实施方式，第一像素驱动电路pdc1、第二像素驱动电路pdc2、第三像素驱动电路pdc3和第四像素驱动电路pdc4的每一个可包括四个或更多个薄膜晶体管。
[0278]
第一像素p1、第二像素p2、第三像素p3和第四像素p4的每一个可具有与图2、图9和图10中所示的像素p的任意一个相同的结构。
[0279]
根据本发明的另一个实施方式，第一像素p1可显示第一颜色，第二像素p2可显示第二颜色，第三像素p3可显示第三颜色，第四像素p4可显示第四颜色。根据本发明的另一个实施方式，第一颜色、第二颜色、第三颜色和第四颜色可彼此不同。例如，第一颜色、第二颜色、第三颜色和第四颜色中的一个可以是白色w。此外，第一颜色、第二颜色、第三颜色和第四颜色中的一个可以是红色r，另一个可以是绿色g，再一个可以是蓝色b。
[0280]
图14是图解根据本发明再一个实施方式的显示设备600的像素阵列的平面图。根据本发明再一个实施方式的显示设备600包括第一像素p1、第二像素p2、第三像素p3和第四像素p4。参照图14，第一显示单元pu1包括第一像素p1和第二像素p2，第二显示单元pu2包括第三像素p3和第四像素p4。
[0281]
在图14所示的显示设备600中，第一像素p1、第二像素p2、第三像素p3和第四像素p4的沉积结构可与图13b中所示的沉积结构相同。
[0282]
根据本发明的另一个实施方式，第一像素p1可显示第一颜色，第二像素p2可显示第二颜色，第三像素p3可显示第一颜色，第四像素p4可显示第三颜色。在这种情况下，第一颜色可以是绿色g，第二颜色和第三颜色中的一个可以是红色r，另一个可以是蓝色b。
[0283]
参照图14，构成第一显示单元pu1和第二显示单元pu2的第一像素p1、第二像素p2、第三像素p3和第四像素p4可设置成按照例如绿色、红色、绿色和蓝色的顺序显示颜色。
[0284]
图15是图解根据本发明又一个实施方式的显示设备700的像素阵列的平面图。
[0285]
参照图15，根据本发明又一个实施方式的显示设备700包括与第一显示单元pu1和第二显示单元pu2相邻的透光部tp1和tp2。透光部tp1和tp2透射光。根据本发明的另一个实施方式，与第一显示单元pu1相邻的透光部被称为第一透光部tp1，与第二显示单元pu2相邻的透光部被称为第二透光部tp2。
[0286]
图15中所示的显示设备700例如是透明显示设备。透明显示设备包括透光部tp1和tp2以及像素p1、p2、p3和p4，并且透光部tp1和tp2与像素部p1、p2、p3和p4可交替设置在一个显示面板上。
[0287]
详细地说，根据本发明的另一个实施方式，第一显示单元pu1和第一透光部tp1可交替设置。第一显示单元pu1包括第一像素p1和第二像素p2。此外，根据本发明的另一个实施方式，第二显示单元pu2和第二透光部tp2可交替设置。第二显示单元pu2包括第三像素p3和第四像素p4。
[0288]
根据本发明的另一个实施方式，透光部tp1和tp2的每一个的面积可与第一显示单元pu1或第二显示单元pu2的面积相同或相似。结果，光可透过显示设备700，观看者可看到显示设备的相反侧。
[0289]
此外，即使在根据本发明又一个实施方式的显示设备700的像素p1、p2、p3和p4上显示颜色，光也可透过透光部tp1和tp2。因此，可实现透明显示设备。
[0290]
图16是图解根据本发明又一个实施方式的显示设备800的像素阵列的平面图。除
了第一显示单元pu1和第二显示单元pu2以外，图16中所示的显示设备800还包括第三显示单元pu3。
[0291]
详细地说，除了第一像素p1、第二像素p2、第三像素p3和第四像素p4以外，图16中所示的显示设备800进一步包括第五像素p5和第六像素p6。第五像素p5包括第五像素驱动电路、和与第五像素驱动电路pdc5连接的第五显示元件，第六像素p6包括第六像素驱动电路、和与第六像素驱动电路连接的第六显示元件。第五像素驱动电路和第六像素驱动电路彼此交叠，并且电场阻挡层210设置在第五像素驱动电路与第六像素驱动电路之间。
[0292]
根据本发明的另一个实施方式，第五像素p5和第六像素p6构成第三显示单元pu3。第三显示单元pu3可与第一显示单元pu1和第二显示单元pu2中的至少一个相邻。
[0293]
第五像素p5和第六像素p6可以以与图3中所示的第一像素p1和第二像素p2相同的方式设置。
[0294]
此外，第一像素p1、第二像素p2、第三像素p3和第四像素p4的每一个可具有与图2、图9和图10中所示的像素p的任意一个相同的结构。第五像素驱动电路和第六像素驱动电路的每一个可具有与图2、图9和图10中所示的像素驱动电路pdc的任意一个相同的电路构造。
[0295]
第五显示元件和第六显示元件的每一个可以是有机发光二极管(oled)。
[0296]
在图16所示的显示设备800中，第一像素p1可显示第一颜色，第二像素p2可显示第二颜色，第三像素p3可显示第三颜色，第四像素p4可显示第一颜色，第五像素p5可显示第二颜色，第六像素p6可显示第三颜色。在这种情况下，第一颜色、第二颜色和第三颜色可彼此不同。根据本发明的另一个实施方式，第一像素p1和第四像素p4可显示相同颜色，第二像素p2和第五像素p5可显示相同颜色，并且第三像素p3和第六像素p6可显示相同颜色。
[0297]
根据本发明的另一个实施方式，第一颜色可以是红色r，第二颜色可以是绿色g，第三颜色可以是蓝色b。
[0298]
根据本发明的另一个实施方式，红色像素、绿色像素和蓝色像素可形成一个像素组，并且可通过第一显示单元pu1、第二显示单元pu2和第三显示单元pu3显示两个像素组。
[0299]
根据本发明，可获得以下有益效果。
[0300]
根据本发明的一个实施方式，由于多个像素驱动电路彼此交叠地设置，所以可在有限区域中设置大量薄膜晶体管。结果，根据本发明的一个实施方式，薄膜晶体管可以以高密度集成在显示设备中，可制造高分辨率的显示设备。此外，根据本发明的一个实施方式，可容易制造像素驱动电路仅设置在有限区域中的透明显示设备。
[0301]
此外，在本发明的一个实施方式中，即使多个薄膜晶体管彼此交叠地设置，也不会产生薄膜晶体管之间的电性干扰。结果，可制造具有优异显示性能的高分辨率的显示设备，并且可容易制造像素驱动电路仅设置在有限区域中的透明显示设备。
[0302]
对于所属领域技术人员来说显而易见的是，上述本发明不受上述实施方式和附图的限制，在不背离本发明的精神或范围的情况下，可在本发明中进行各种替换、修改和变化。因而，本发明的范围由所附权利要求书限定，从权利要求书的含义、范围和等同概念得出的所有变化或修改都落入本发明的范围内。