一种半导体器件的制备方法及半导体器件与流程

1.本公开总体上涉及电子器件，并且更具体的，涉及一种半导体器件的制备方法及半导体器件。


背景技术：

2.由于三维存储器的功耗低、质量轻、并且属于性能优异的非易失存储产品，在电子产品中得到了越来越广泛的应用。但同时用户对三维存储器的期望值与要求也越来越高。随着层数的增多，半导体工艺和制造技术变得具有挑战性。


技术实现要素：

3.本公开的目的在于提供一种半导体器件的制备方法及半导体器件，旨在通过增加第一连接区堆叠层的宽度，使连接结构被有效保护。
4.一方面，本公开提供一种半导体器件的制备方法，包括：
5.提供衬底；
6.在所述衬底上形成第一堆叠层，所述第一堆叠层包括位于所述第一堆叠层在第二方向两端的第一连接区堆叠层、以及位于所述第一连接区堆叠层之间的第二连接区堆叠层，其中，所述第一连接区堆叠层在所述第二方向的宽度大于所述第二连接区堆叠层在所述第二方向的宽度；
7.形成覆盖所述第一连接区堆叠层和所述第二连接区堆叠层的保护层；
8.形成位于所述保护层下方的连接结构。
9.进一步优选的，所述第一堆叠层还包括阶梯区堆叠层，所述阶梯区堆叠层与所述第二连接区堆叠层在所述第二方向上交替设置。
10.进一步优选的，所述形成覆盖所述第一连接区堆叠层和所述第二连接区堆叠层的保护层的步骤之前，所述制备方法还包括：
11.在所述第一连接区堆叠层上形成遮挡层；
12.在所述第二连接区堆叠层上形成掩模层；
13.基于所述掩模层和所述遮挡层对所述阶梯区堆叠层进行刻蚀，以在所述阶梯区堆叠层中形成阶梯结构；
14.去除所述遮挡层和所述掩模层。
15.进一步优选的，所述形成覆盖所述第一连接区堆叠层和所述第二连接区堆叠层的保护层的步骤，包括：
16.在所述第一堆叠层上形成光刻胶层；
17.对所述光刻胶进行曝光显影形成图案化光刻胶层，所述图案化光刻胶层位于所述第一连接区堆叠层和所述第二连接区堆叠层上作为所述保护层。
18.进一步优选的，所述形成位于所述保护层下方的连接结构的步骤，包括：
19.对所述阶梯结构继续向下刻蚀，所述保护层保护所述第一连接区堆叠层和所述第
二连接区堆叠层不被刻蚀而形成所述连接结构。
20.进一步优选的，所述制备方法还包括：
21.在形成所述第一堆叠层的步骤中，在所述衬底上形成在第一方向上与所述第一堆叠层相邻设置的第二堆叠层，所述第一方向与所述第二方向垂直；
22.形成沿垂直于所述衬底的第三方向贯穿所述第二堆叠层的存储结构。
23.进一步优选的，所述在形成所述第一堆叠层的步骤中，在所述衬底上形成在第一方向上与所述第一堆叠层相邻设置的第二堆叠层的步骤，包括：
24.在垂直于所述衬底的第三方向上交替堆叠导电材料层与电介质材料层。
25.另一方面，本公开提供一种半导体器件，包括：
26.衬底；
27.位于所述衬底上的第一堆叠层；
28.其中，所述第一堆叠层包括位于所述第一堆叠层在第二方向两端的第一连接结构，和位于所述第一连接结构之间的多个第二连接结构；所述第一连接结构在所述第二方向的宽度大于所述第二连接结构在所述第二方向的宽度。
29.进一步优选的，所述第一堆叠层还包括多个阶梯结构，所述阶梯结构与所述第二连接结构在所述第二方向上交替设置。
30.进一步优选的，所述半导体器件还包括：位于所述衬底上、且在第一方向与所述第一堆叠层相邻设置的第二堆叠层，所述第一方向与所述第二方向垂直。
31.进一步优选的，所述第一堆叠层和所述第二堆叠层沿垂直于所述衬底的第三方向，分别包括交替层叠的电介质材料层和导电材料层。
32.进一步优选的，所述半导体器件还包括：沿垂直于所述衬底的第三方向贯穿所述第二堆叠层的存储结构。
33.本公开的有益效果可以包括：提供一种半导体器件的制备方法及半导体器件，包括在衬底上形成堆叠结构，所述堆叠结构包括第一堆叠层和在第一方向上与所述第一堆叠层相邻设置的第二堆叠层，所述第一堆叠层包括分别位于所述第一堆叠层在第二方向两端的第一连接区堆叠层、以及位于所述第一连接区堆叠层之间的第二连接区堆叠层。然后形成覆盖所述第一连接区堆叠层和所述第二连接区堆叠层的保护层，最后对所述保护层未覆盖的所述第一堆叠层进行刻蚀。其中，所述第一连接区堆叠层在所述第二方向的宽度大于所述第二连接区堆叠层在所述第二方向的宽度，因此不会导致第一连接区堆叠层和第一连接区堆叠层附近的第二连接区堆叠层上的保护层偏薄，由此可以减少第一连接区堆叠层和附近第二连接区堆叠层上的保护层被侧掏，进而使保护层能够有效保护第一连接区堆叠层和第二连接区堆叠层。
附图说明
34.下面结合附图，通过对本公开的具体实施方式详细描述，将使本公开的技术方案及其它有益效果显而易见。
35.图1是本公开实施例提供的半导体器件的制备方法的流程示意图；
36.图2a是本公开实施例提供的半导体器件的制备过程中形成堆叠层的剖面结构示意图；
37.图2b是本公开实施例提供的半导体器件的制备过程中形成堆叠层的俯视结构示意图；
38.图2c是本公开实施例提供的图2b中第一堆叠层的放大结构示意图；
39.图3a是本公开实施例提供的形成阶梯结构过程中第一堆叠层的俯视结构示意图；
40.图3b是本公开实施例提供的形成阶梯结构后沿图3a中阶梯区堆叠层的yz剖面结构示意图；
41.图3c是本公开实施例提供的图3b中b-b1处的剖面结构示意图；
42.图4a-4b是本公开实施例提供的形成保护层过程中的剖面结构示意图；
43.图5a是本公开实施例提供的形成连接结构过程中的剖面结构示意图；
44.图5b是本公开实施例提供的图5a中c-c1处的剖面结构示意图。
具体实施方式
45.下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
46.应当理解，虽然这里可使用术语第一、第二等描述各种组件，但这些组件不应受限于这些术语。这些术语用于使一个组件区别于另一个组件。例如，第一组件可以称为第二组件，类似地，第二组件可以称为第一组件，而不背离本公开的范围。
47.应当理解，当称一个组件在另一个组件“上”、“连接”另一个组件时，它可以直接在另一个组件上或者连接另一个组件，或者还可以存在插入的组件。其他的用于描述组件之间关系的词语应当以类似的方式解释。
48.如本文所使用的，术语“层”是指包括具有厚度的区域的材料部分。层具有顶侧和底侧，其中层的底侧相对靠近衬底，而顶侧相对远离衬底。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均匀或不均匀连续结构的区域。例如，层可以位于连续结构的顶面和底面之间或在顶面和底面处的任何一组水平平面之间。层可以水平、垂直和/或沿着锥形表面延伸。衬底可以是层，其中可以包括一层或多层，和/或可以在其上、上方和/或其下具有一层或多层。层可以包括多个层。例如，互连层可以包括一个或多个导电层和触点层(其中形成有触点、互连线以及一个或多个电介质层。
49.如本文所使用的，术语“半导体器件”是指一种在横向定向的衬底上具有垂直定向的阵列结构的半导体器件，使得阵列结构相对于衬底在垂直方向上延伸；“垂直”是指垂直于衬底的方向。
50.需要说明的是，本公开实施例中所提供的图示仅以示意方式说明本公开的基本构想，虽图示中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更复杂。
51.3d nand的一个存储平面一般可以包括两个存储(gb)和该两个存储区之间的阶梯区，阶梯区包括多个间隔设置的阶梯结构以将字线触点从台阶引出，从而可以通过阶梯结
构将两个存储区的导电材料层与字线连接。阶梯区还包括位于相邻两个阶梯结构之间的连接结构。
52.请参阅图1，图1是本公开实施例提供的半导体器件的制备方法的流程示意图。该制备方法包括以下步骤s1-s5。
53.请参见图1中的步骤s1-s2和图2a-2b，图2a是本公开实施例提供的半导体器件的制备过程中形成堆叠层的剖面结构示意图，图2b是本公开实施例提供的半导体器件的制备过程中形成堆叠层的俯视结构示意图。
54.步骤s1：提供衬底10。
55.在本实施例中，衬底10为半导体衬底，例如可以为硅(si)、锗(ge)、sige衬底、绝缘体上硅(silicon on insulator，soi)或绝缘体上锗(germanium on insulator，goi)等。在其他实施例中，该半导体衬底还可以为包括其他元素半导体或者化合物半导体的衬底，还可以为叠层结构，例如si/sige等。
56.步骤s2：在所述衬底10上形成堆叠结构20，所述堆叠结构20包括第一堆叠层21和在第一方向(y)上与所述第一堆叠层21相邻设置的第二堆叠层22，所述第一堆叠层21包括沿第二方向(x)交替设置的连接区堆叠层211和阶梯区堆叠层212。
57.具体的，在所述衬底10上沿垂直于衬底10的第三方向(z)交替层叠电介质材料层和导电材料层，以形成堆叠结构20，所述堆叠结构20可以包括第一堆叠层21，以及在第一方向(y)与所述第一堆叠层21相邻设置的两个第二堆叠层22。其中，电介质材料层可以为氧化硅，导电材料层可以钨。在本实施例中，第一堆叠层21可以用于形成阶梯结构和连接结构，第二堆叠层22用于形成存储结构。可以理解的是，第一堆叠层21沿第二方向(x)设置，表示第一堆叠层21的长度方向沿第二方向(x)。
58.请参阅图2c，图2c是本公开实施例提供的图2b中第一堆叠层21的放大结构示意图。图2b的堆叠结构20的范围是一个存储平面(plane)的范围，因此第一堆叠层21在第二方向(x)的边缘为存储平面的边缘。第一堆叠层21包括沿第二方向(x)交替设置的连接区堆叠层211和阶梯区堆叠层212，所述连接区堆叠层211和所述阶梯区堆叠层212分别沿第一方向(y)设置。在本实施例中，连接区堆叠层211可以包括分别位于所述第一堆叠层21在所述第二方向(x)方向两端的两个第一连接区堆叠层2111，和位于所述两个第一连接区堆叠层2111之间的多个第二连接区堆叠层2112。第一连接区堆叠层2111位于第一堆叠层21在第二方向(x)方向上的两端，即位于存储平面的边缘。
59.在本实施例中，所述第一连接区堆叠层2111在所述第二方向(x)的宽度大于所述第二连接区堆叠层2112在所述第二方向(x)的宽度。
60.请参见图1中的步骤s3和图3a-3c，图3a是本公开实施例提供的形成阶梯结构过程中第一堆叠层的俯视结构示意图，图3b是本公开实施例提供的形成阶梯结构后沿图3a中阶梯区堆叠层的yz剖面结构示意图，图3c是本公开实施例提供的图3b中b-b1处的剖面结构示意图。
61.步骤s3：在所述阶梯区堆叠层212中形成阶梯结构30。
62.在本实施例中，步骤s3可以包括以下步骤。1)如图3a所示，在所述两个第一连接区堆叠层2111上形成遮挡层40。2)在所述第二连接区堆叠层2112和部分第一连接区堆叠层2111上形成掩模层41，所述掩模层41与遮挡层40具有重合部分，所述掩模层41的材料可以
与遮挡层40的材料相同，例如为多晶硅、高介电常数电介质、氮化钛或任何其他适当的硬掩模材料。3)基于所述掩模层41和所述遮挡层40对所述阶梯区堆叠层212进行刻蚀，以在每个所述阶梯区堆叠层212中形成阶梯结构30(如图3b所示)，形成阶梯结构30后第一堆叠层21的结构如图3c所示。其中，所述遮挡层40用于保护所述第一连接区堆叠层2111不形成阶梯结构，所述掩模层41可以保护所述第二连接区堆叠层2112不形成阶梯结构，因此步骤s3之后连接区堆叠层211的顶表面还是水平。由于掩模层是方形的，如果没有遮挡层40，第一连接区堆叠层2111会被刻蚀形成阶梯结构。形成阶梯结构30之后该制备方法还包括去除所述遮挡层40和掩模层41。
63.在一些实施例中，第一连接区堆叠层2111的宽度与第二连接区堆叠层2112的宽度相等(例如都等于图3a中第二连接区堆叠层2112的宽度)，则形成图3a所示的掩模层41可以刚好可以遮挡住第一连接区堆叠层2111和第二连接区堆叠层2112，使在后续刻蚀阶梯结构30时，第一连接区堆叠层2111和第二连接区堆叠层2112可以保留而分别形成第一连接结构和第二连接结构。因此在图3a的实施例中(第一连接区堆叠层2111和宽度大于第二连接区堆叠层2112的宽度)，使用的掩模层与一些实施例相同(意味着使用的掩模板的图案相同)。所以，相比于一些实施例，即使本实施例中第一连接区堆叠层2111和宽度大于第二连接区堆叠层2112的宽度，也可以与一些实施例使用相同的掩模板，不需要花费成本去更改掩模板的图案设计。
64.在图3a实施例的一个变形例中，掩模层41可以只覆盖第二连接区堆叠层2112，而遮挡层40覆盖第一连接区堆叠层2111，这样也可以保证第一连接区堆叠层2111和第二连接区堆叠层2112在后续工艺中不被刻蚀。
65.进一步，所述阶梯结构30可以包括首尾连接的多个子阶梯结构31，相邻两个所述子阶梯结构31的倾斜方向相反。其中，每个子阶梯结构31包括多个小台阶(图中未示出)。
66.请参见图1中的步骤s4和图4a-4b，图4a-4b是本公开实施例提供的形成保护层过程中的剖面结构示意图。
67.步骤s4：形成覆盖所述连接区堆叠层211的保护层51。
68.在本实施例中，步骤s4可以包括：1)如图4a所示，在所述第一堆叠层21上形成光刻胶层50；2)如图4b所示，对所述光刻胶层50进行曝光显影形成图案化光刻胶层，所述图案化光刻胶层位于所述连接区堆叠层211上作为所述保护层51。其中，第一连接区堆叠层2111两边的空白区域是切割道区，所述切割道区用于分割半导体器件而形成多个存储平面。在一些实施例中，若第一连接区堆叠层2111的宽度与第二连接区堆叠层2112一样窄，则旋涂的光刻胶层50在第一连接区堆叠层2111和靠近第一连接区2111的第二连接区堆叠层2112处的光刻胶层50会偏薄，在进行曝光显影时偏薄处的光刻胶层50的侧部也会被去除(可以称为“侧掏”)，因此此处的光刻胶层50容易发生倒塌，进而不能在步骤s5中有效保护其下方的堆叠层，影响其形貌。
69.在本实施例中，光刻胶层50的形貌在第一连接区堆叠层2111的边缘往外不是平整的，会形成如图4a所示的弧线形。由于第一连接区堆叠层2111在所述第二方向(x)的宽度大于所述第二连接区堆叠层2112在所述第二方向(x)的宽度，则形成的光刻胶层50只在第一连接区堆叠层2111的边缘偏薄，且中间的第二连接区堆叠层2112上方的光刻胶层50厚度均匀，因此不会使图案化光刻胶层发生侧掏，所以形成的保护层51可以有效保护连接区堆叠
层211，进而在后续工艺中能够形成形貌完整的连接结构。由于第一连接区堆叠层2111的宽度较宽，因此可以降低第一连接区堆叠层2111失效的风险。也就是说，即使边缘处的第一连接区堆叠层2111发生一点损坏，其整体结构也没有失效。
70.请参见图1中的步骤s5和图5a-5b，图5a是本公开实施例提供的形成连接结构过程中的剖面结构示意图，图5b是本公开实施例提供的图5a中c-c1处的剖面结构示意图。
71.步骤s5：对所述保护层51未覆盖的所述第一堆叠层21进行刻蚀。
72.在图3b的基础上，对所述阶梯结构30继续向下刻蚀使阶梯结构30的高度降低形成阶梯结构30’，每个子阶梯结构31的高度降低形成子阶梯结构31’，且每个子阶梯结构31’的高度可以不同。如图5b所示，在图4b中保护层51的保护下，第一连接区堆叠层2111和第二连接区堆叠层2112没有被刻蚀而分别形成第一连接结构61和第二连接结构62，第一连接结构61和第二连接结构62组成连接结构60。形成所述连接结构60后将保护层51去除。其中，第一连接区堆叠层2111和第二连接区堆叠层2112分别与第一连接结构61和第二连接结构62的区别可以对比图3c和图5b。在图3c中，第一连接区堆叠层2111和第二连接区堆叠层2112与阶梯区堆叠层212连成一个整体；在图5b中，形成阶梯结构30’后，第一连接结构61和第二连接结构62独立成为了一根根的结构。
73.请结合图5a和图5b，阶梯结构30’形成在相邻两个连接结构60之间，阶梯结构30’的每个子阶梯结构31’上会形成字线触点(将一个子阶梯结构31’看成一个台阶)，然后通过字线触点对各台阶的字线(或栅极层)实现驱动。由于阶梯结构30’在y方向将两侧的两个第二堆叠层隔开了，即每个台阶只连接其中一个第二堆叠层，比如图5a中左边的台阶只与在其左边的第二堆叠层是连接的，而没有与其右边的第二堆叠层连接。由于阶梯结构30’是与连接结构60相邻且接触的，因此左边的台阶可以通过连接结构60中的栅极层电连接至右边的第二堆叠层，这样可以实现双向字线驱动方案，这也是连接结构60的主要作用。
74.可以理解的是，由于图5a中c-c1处位于阶梯结构30’的底部，因此在图5b中没有显示出图5a中的阶梯结构30’。所述连接结构60包括分别位于所述第一堆叠层21在所述第二方向(x)两端的两个第一连接结构61，和位于所述两个第一连接结构61之间的多个第二连接结构62。由于第一连接区堆叠层2111在所述第二方向(x)的宽度大于所述第二连接区堆叠层2112在所述第二方向(x)的宽度，所以第一连接结构61在所述第二方向(x)的宽度大于所述第二连接结构62在所述第二方向(x)的宽度。
75.该制备方法还可以包括：形成沿垂直于所述衬底10的第三方向(z)贯穿所述第二堆叠层22的存储结构，该存储结构包括沿第三方向(z)贯穿第二堆叠层22的沟道结构。
76.本公开实施例提供的半导体器件的制备方法，在形成阶梯结构30的工艺中，利用遮挡层40将第一连接区堆叠层2111遮挡住，使得第一连接区堆叠层2111不会被刻蚀形成阶梯。由于第一连接区堆叠层2111宽度较大，可以改善光刻胶层50的形貌(在边缘的几个连接区堆叠层211上方厚度均匀)，在形成图案化光刻胶层(保护层51)时不会发生侧掏，因此保护层51能有效保护连接区堆叠层211形成连接结构60。
77.本公开实施例还提供一种半导体器件，该半导体器件可以由上述半导体器件的制备方法制备而成，因此可以参照图2a-图2b以及图5a和图5b，该半导体器件包括：衬底10；位于所述衬底10上的堆叠结构20，所述堆叠结构20包括第一堆叠层21和在第一方向(y)上与第一堆叠层21相邻的两个第二堆叠层22，所述第一堆叠层21包括沿所述第二方向(x)交替
设置的连接结构60和阶梯结构30’，所述连接结构60和所述阶梯结构30’分别沿平行于所述衬底10且垂直于所述第二方向(x)的第一方向(y)设置。
78.其中，所述连接结构60包括分别位于所述第一堆叠层21在所述第二方向(x)两端的两个第一连接结构61，和位于所述两个第一连接结构61之间的多个第二连接结构62。所述第一连接结构61在所述第二方向(x)的宽度大于所述第二连接结构62在所述第二方向(x)的宽度。
79.该半导体器件还可以包括：沿垂直于所述衬底10的第三方向贯穿所述两个第二堆叠层22的存储结构。
80.所述堆叠结构20沿垂直于所述衬底10的第三方向(z)，分别包括交替层叠的电介质材料层和导电材料层。
81.以上实施例的说明只是用于帮助理解本公开的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例的技术方案的范围。