1.本发明涉及一种半导体封装结构，尤其涉及一种半导体封装结构及其制造方法。
背景技术：
：：2.近年来，为求实现小型化的封装，具有较小封装面积的两面扁平无引脚(dualflatno-lead,dfn)封装结构以及四面扁平无引脚(quadflatno-lead,qfn)封装结构俨然成为当前封装制程中的主流。由于两面扁平无引脚以及四面扁平无引脚的封装具有较小的封装体积及优越的散热性、品质稳定性及电性功能，现已被广泛地应用于各种不同型式的封装结构。3.一般来说，两面扁平无引脚封装以及四面扁平无引脚封装仅通过引脚外露的底面作为对外电性连接点。如此情况下，有限的可润湿面积常无法提供封装结构与外部元件(例如印刷电路板)足够的接着强度，进而导致电性异常或失效的问题。因此，将引脚的侧壁露出并形成阶梯状结构的可湿润侧翼(wettableflank)的技术开始被应用，以增加引脚的可润湿面积、提升封装结构电性连接至印刷电路板的接着强度。然而，上述阶梯状的可湿润侧翼仍然受限于其外露于封装结构的面积，而无法大幅提高引脚电性连接至印刷电路板的接着强度。技术实现要素：4.本发明是针对一种半导体封装结构及其制造方法，其引脚具有较佳的接着强度。5.根据本发明的实施例，半导体封装结构包括导线架、芯片、封装胶体以及导电材料层。导线架包括承载座及环绕承载座的多个引脚。各引脚具有彼此相对的顶面与第一底面、内侧端及外侧端。内侧端面向承载座，而外侧端于第一底面处具有凹穴，使外侧端以平面侧壁与弧状凹穴表面连接顶面与第一底面。芯片配置于承载座上，并电性连接引脚。封装胶体覆盖导线架及芯片。封装胶体具有下表面与侧表面。下表面暴露出并切齐于各引脚的第一底面，而侧表面切齐于各引脚的平面侧壁且暴露出弧状凹穴表面。导电材料层配置于各引脚的第一底面上以及弧状凹穴表面上。6.在根据本发明的实施例的半导体封装结构中，上述的弧状凹穴表面为粗糙面。7.在根据本发明的实施例的半导体封装结构中，上述各引脚的内侧端于第一底面处具有凹陷，使内侧端以第一侧壁、第二底面与第二侧壁连接顶面与第一底面。封装胶体填满凹陷。8.在根据本发明的实施例的半导体封装结构中，上述的导电材料层的材质包括无铅焊料。9.根据本发明的实施例，半导体封装结构的制作方法包括以下步骤。提供封装半成品。封装半成品包括导线架条、多个芯片以及封装胶体。导线架条具有多个导线架单元及连接导线架单元的多个连接条。各导线架单元包括承载座及环绕承载座的多个引脚。各引脚的外侧端连接至相邻的连接条的其一。相邻两导线架单元的引脚两两相对配置并于对应连接的连接条的其一上形成多个连接部。连接部的底部具有凹槽。芯片分别配置于导线架单元的承载座上且电性连接引脚。封装胶体覆盖导线架条与芯片，其中封装胶体填满连接部的凹槽，且封装胶体的下表面暴露出并切齐于各引脚的第一底面。对封装半成品进行蚀刻程序，而于各引脚的第一底面邻接凹槽的部分形成凹穴。各凹槽中的封装胶体隔开两相对配置的引脚的凹穴，且凹穴具有弧状凹穴表面。移除凹槽中的封装胶体，而连通两相对配置的引脚的凹穴，且暴露出连接部的内表面。形成导电材料层于引脚的第一底面以及弧状凹穴表面上。进行单分程序，以切割封装胶体及连接部，而形成各自独立的半导体封装结构。半导体封装结构包括具有承载座及环绕承载座的引脚的导线架、芯片、封装胶体以及导电材料层。引脚具有彼此相对的顶面及第一底面、内侧端及外侧端。内侧端面向承载座，而外侧端于第一底面处具有凹穴，使外侧端以平面侧壁与覆盖有导电材料层的弧状凹穴表面连接顶面与覆盖有导电材料层的第一底面。封装胶体的侧表面切齐于各引脚的平面侧壁且暴露出弧状凹穴表面。10.在根据本发明的实施例的半导体封装结构的制作方法中，上述对封装半成品进行蚀刻程序的步骤，包括提供遮罩层，以覆盖引脚的第一底面的局部；以及以遮罩层作为蚀刻罩幕，以于各引脚的第一底面形成凹穴。11.在根据本发明的实施例的半导体封装结构的制作方法中，上述移除凹槽中的封装胶体之前，移除遮罩层，以暴露出引脚的第一底面。12.在根据本发明的实施例的半导体封装结构的制作方法中，上述弧状凹穴表面为粗糙面。13.在根据本发明的实施例的半导体封装结构的制作方法中，上述各引脚的内侧端于第一底面处具有凹陷，使内侧端以第一侧壁、第二底面与第二侧壁连接顶面与第一底面。封装胶体填满凹陷。14.在根据本发明的实施例的半导体封装结构的制作方法中，上述导电材料层的材质包括无铅焊料。15.基于上述，通过本发明的半导体封装结构的制作方法，在引脚的第一底面邻接连接部的凹槽的部分(即外侧端处)进一步形成凹穴，也就是在引脚的外侧端的底部形成向内凹入的凹穴，并在后续移除凹槽中的封装胶体后，使得两相对配置的引脚的凹穴以及对应的凹槽相互连通而形成一个大凹洞。接着，将导电材料层至少配置于引脚的凹穴所形成的弧状凹穴表面及第一底面上。因此，通过前述弧状凹穴表面的引脚，可提高导电材料层的接着面积，从而增加引脚上的导电材料层外露于半导体封装结构的面积，进而提升半导体封装结构电性连接的接着强度。此外，引脚的弧状凹穴表面可为粗糙面，粗糙的弧状凹穴表面可使导电材料层更佳地附着于弧状凹穴表面上，在单分程序时，亦可减少金属毛边的形成，使本发明的半导体封装结构具有较佳的结构可靠度。附图说明16.图1a至图1g是依照本发明的一实施例的半导体封装结构的制作方法的剖面示意图。17.附图标记说明18.10：封装半成品；19.20：半导体封装结构；20.100：导线架单元；21.100’：导线架；22.110：承载座；23.110b：底面；24.120：引脚；25.120a：顶面；26.120b：第一底面；27.122：内侧端；28.122a：第一侧壁；29.122b：第二底面；30.122c：第二侧壁；31.124：外侧端；32.124c：平面侧壁；33.128：凹陷；34.200：芯片；35.210：焊线；36.220：接着剂；37.300：封装胶体；38.300b：下表面；39.300c：侧表面；40.400：导电材料层；41.500：连接条；42.510：连接部；43.512：内表面；44.lf：导线架条；45.c：凹穴；46.g：凹槽；47.m：遮罩层；48.s：弧状凹穴表面。具体实施方式49.现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。50.以下将参考附图来全面地描述本发明的例示性实施例，但本发明还可按照多种不同方式来实施，且不应解释为限于本文所述的实施例。在附图中，为了清楚起见，各区域、部位及层的大小与厚度可不按实际比例绘制。为了方便理解，下述说明中相同的元件将以相同的符号标示来说明。51.图1a至图1g是依照本发明的一实施例的半导体封装结构的制作方法的剖面示意图。关于本实施例的半导体封装结构的制作方法，首先，请参考图1a，提供封装半成品10，其中封装半成品10包括导线架条lf、多个芯片200以及封装胶体300。导线架条lf具有多个导线架单元100及连接导线架单元100的多个连接条500。导线架条lf的导线架单元100例如是呈矩阵式排列并以连接条500分隔开，且每一导线架单元100包括承载座110及环绕承载座110的多个引脚120。每一引脚120的外侧端124连接至相邻的连接条500，且相邻两导线架单元100的引脚120两两相对配置并于对应连接的连接条500上形成多个连接部510。52.接着，请同时参考图1a与图1b，各连接部510的底部具有凹槽g，在本实施例中，各连接部510的凹槽g相互连通而形成沿着连接条500延伸的单个长条型凹槽。然而，在其他未示出的实施例中，各连接部510的凹槽g可为个别的凹槽，使得连接条500上形成多个彼此分离的凹槽，本发明对于凹槽的形式和数量不加以限制。再者，本实施例的芯片200分别配置于导线架单元100的承载座110上且电性连接引脚120。芯片200与承载座110之间可以用接着剂220固定，其中接着剂220例如为常用的环氧树脂、银胶、黏晶胶膜(daf)等。此处，芯片200是以焊线210电性连接引脚120，但不以此电性连接的方式为限。焊线210的材质例如是金、铜或其他合适的导电材料，于此并不加以限制。53.接着，请参考图1a与图1b，封装胶体300覆盖导线架条lf与芯片200。在本实施例中，各引脚120的内侧端122于第一底面120b处具有凹陷128，其中封装胶体300填满引脚120的凹陷128以及连接部510的凹槽g，且封装胶体300的下表面300b暴露出并切齐于引脚120的第一底面120b。封装胶体300的材质例如为环氧树脂或其他合适的高分子材料，其可避免水气或污染物的侵入。通过封装胶体300填满引脚120的凹陷128可将引脚120锁固于封装胶体300内，避免引脚120自封装胶体300中脱落。此外，在本实施例中，封装胶体300的下表面300b亦暴露出承载座110的底面110b，然而，在其他未示出的实施例中，承载座110的底面110b可被封装胶体300所覆盖而不暴露出。54.接着，请参考图1c，对封装半成品10进行蚀刻程序。首先，提供遮罩层m，以覆盖引脚120的第一底面120b的局部。在本实施例中，遮罩层m亦覆盖承载座110的底面110b。此处，遮罩层m的材质例如是绝缘光致抗蚀剂材料或金属材料，其中金属材料例如金、钯或其他可供选择性蚀刻的金属，可具有较佳的蚀刻选择性。55.接着，请同时参考图1c与图1d，将整个封装半成品10置入金属蚀刻液，例如是铜蚀刻液，以遮罩层m作为蚀刻罩幕，蚀刻引脚120未被遮罩层m所遮蔽的部分，而于引脚120的第一底面120b邻接凹槽g的部分形成凹穴c。凹槽g中的封装胶体300隔开两相对配置的引脚120的凹穴c，且每一凹穴c具有弧状凹穴表面s。此处，弧状凹穴表面s具体化为粗糙面，即微观下如锯齿状结构，但不以此为限。56.接着，请同时参考图1d与图1e，移除遮罩层m，以暴露出引脚120的第一底面120b。紧接着，移除凹槽g中的封装胶体300，而连通两相对配置的引脚120的凹穴c，且暴露出连接部510的内表面512。此处，移除凹槽g中的封装胶体300的方式，较佳地，是以激光法烧蚀，但不以此为限。接着，形成导电材料层400于引脚120的第一底面120b与弧状凹穴表面s上。进一步来说，导电材料层400可选择性地形成在连接部510的内表面512及承载座110的底面110b上。此处，导电材料层400的形成方式例如是电镀或印刷等，而导电材料层400的材质例如是无铅焊料，但不以此为限。至此，通过蚀刻引脚120，而在引脚120的第一底面120b邻接凹槽g的部分(即外侧端124处)形成凹穴c，也就是在引脚120的外侧端124的底部形成向内凹入的凹穴c，并在后续移除凹槽g中的封装胶体300后，使得两相对配置的引脚120的凹穴c以及对应的凹槽g相互连通而形成一个大凹洞。接着，导电材料层400可形成于大凹洞的表面上，如此配置下，可增加导电材料层400与引脚120的接着面积。除此之外，粗糙的弧状凹穴表面s可使导电材料层400更佳地附着于弧状凹穴表面s上，且在后续的单分程序时，粗糙的弧状凹穴表面s也可减少金属毛边(burr)的产生。57.之后，请同时参考图1f与图1g，进行单分程序，以切割封装胶体300及连接部510，以使封装胶体300的侧表面300c切齐于各引脚120的平面侧壁124c且暴露出外侧端124的弧状凹穴表面s上的导电材料层400，而形成各自独立的半导体封装结构(于图1g中示意地示出一个半导体封装结构20)。至此，已完成半导体封装结构20的制作。58.在结构上，请再参考图1g，本实施例的半导体封装结构20包括导线架100’、芯片200、封装胶体300及导电材料层400。导线架100’包括承载座110及环绕承载座110的引脚120。每一引脚120具有彼此相对的顶面120a与第一底面120b、内侧端122及外侧端124。内侧端122面向承载座110，且每一引脚120的内侧端122于第一底面120b处具有凹陷128，使内侧端122以第一侧壁122a、第二底面122b与第二侧壁122c连接顶面120a与第一底面120b。外侧端124于第一底面120b处具有凹穴c，使外侧端124以平面侧壁124c与弧状凹穴表面s连接顶面120a与第一底面120b。芯片200配置于承载座110上并以例如是焊线210电性连接引脚120，其中芯片200可通过接着剂220而固定于承载座110上。封装胶体300覆盖导线架100’及芯片200，且填满凹陷128。封装胶体300具有下表面300b与侧表面300c，其中下表面300b暴露出并切齐于引脚120的第一底面120b，而侧表面300c切齐于引脚120的平面侧壁124c且暴露出弧状凹穴表面s。导电材料层400配置于每一引脚120的第一底面120b上以及弧状凹穴表面s上。相较于习知具阶梯状结构的引脚，本实施例具弧状凹穴表面s的引脚120，能够提高与导电材料层400的接着面积(即增加引脚120的可湿润面积)，从而提升半导体封装结构20与外部端子的结合良率。59.综上所述，通过本发明的半导体封装结构的制作方法，在引脚的第一底面邻接连接部的凹槽的部分(即外侧端处)进一步形成凹穴，也就是在引脚的外侧端的底部形成向内凹入的凹穴，并在后续移除凹槽中的封装胶体后，使得两相对配置的引脚的凹穴以及对应的凹槽相互连通而形成一个大凹洞。接着，将导电材料层至少配置于引脚的凹穴所形成的弧状凹穴表面及第一底面上。因此，通过前述具弧状凹穴表面的引脚，可提高导电材料层的接着面积，从而增加引脚上的导电材料层外露于半导体封装结构的面积，进而提升半导体封装结构电性连接的接着强度。此外，引脚的弧状凹穴表面可为粗糙面，粗糙的弧状凹穴表面可使导电材料层更佳地附着于弧状凹穴表面上，且在单分程序时，亦可减少金属毛边的形成，使本发明的半导体封装结构具有较佳的结构可靠度。60.最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。当前第1页12当前第1页12
背景技术：
：：2.近年来，为求实现小型化的封装，具有较小封装面积的两面扁平无引脚(dualflatno-lead,dfn)封装结构以及四面扁平无引脚(quadflatno-lead,qfn)封装结构俨然成为当前封装制程中的主流。由于两面扁平无引脚以及四面扁平无引脚的封装具有较小的封装体积及优越的散热性、品质稳定性及电性功能，现已被广泛地应用于各种不同型式的封装结构。3.一般来说，两面扁平无引脚封装以及四面扁平无引脚封装仅通过引脚外露的底面作为对外电性连接点。如此情况下，有限的可润湿面积常无法提供封装结构与外部元件(例如印刷电路板)足够的接着强度，进而导致电性异常或失效的问题。因此，将引脚的侧壁露出并形成阶梯状结构的可湿润侧翼(wettableflank)的技术开始被应用，以增加引脚的可润湿面积、提升封装结构电性连接至印刷电路板的接着强度。然而，上述阶梯状的可湿润侧翼仍然受限于其外露于封装结构的面积，而无法大幅提高引脚电性连接至印刷电路板的接着强度。技术实现要素：4.本发明是针对一种半导体封装结构及其制造方法，其引脚具有较佳的接着强度。5.根据本发明的实施例，半导体封装结构包括导线架、芯片、封装胶体以及导电材料层。导线架包括承载座及环绕承载座的多个引脚。各引脚具有彼此相对的顶面与第一底面、内侧端及外侧端。内侧端面向承载座，而外侧端于第一底面处具有凹穴，使外侧端以平面侧壁与弧状凹穴表面连接顶面与第一底面。芯片配置于承载座上，并电性连接引脚。封装胶体覆盖导线架及芯片。封装胶体具有下表面与侧表面。下表面暴露出并切齐于各引脚的第一底面，而侧表面切齐于各引脚的平面侧壁且暴露出弧状凹穴表面。导电材料层配置于各引脚的第一底面上以及弧状凹穴表面上。6.在根据本发明的实施例的半导体封装结构中，上述的弧状凹穴表面为粗糙面。7.在根据本发明的实施例的半导体封装结构中，上述各引脚的内侧端于第一底面处具有凹陷，使内侧端以第一侧壁、第二底面与第二侧壁连接顶面与第一底面。封装胶体填满凹陷。8.在根据本发明的实施例的半导体封装结构中，上述的导电材料层的材质包括无铅焊料。9.根据本发明的实施例，半导体封装结构的制作方法包括以下步骤。提供封装半成品。封装半成品包括导线架条、多个芯片以及封装胶体。导线架条具有多个导线架单元及连接导线架单元的多个连接条。各导线架单元包括承载座及环绕承载座的多个引脚。各引脚的外侧端连接至相邻的连接条的其一。相邻两导线架单元的引脚两两相对配置并于对应连接的连接条的其一上形成多个连接部。连接部的底部具有凹槽。芯片分别配置于导线架单元的承载座上且电性连接引脚。封装胶体覆盖导线架条与芯片，其中封装胶体填满连接部的凹槽，且封装胶体的下表面暴露出并切齐于各引脚的第一底面。对封装半成品进行蚀刻程序，而于各引脚的第一底面邻接凹槽的部分形成凹穴。各凹槽中的封装胶体隔开两相对配置的引脚的凹穴，且凹穴具有弧状凹穴表面。移除凹槽中的封装胶体，而连通两相对配置的引脚的凹穴，且暴露出连接部的内表面。形成导电材料层于引脚的第一底面以及弧状凹穴表面上。进行单分程序，以切割封装胶体及连接部，而形成各自独立的半导体封装结构。半导体封装结构包括具有承载座及环绕承载座的引脚的导线架、芯片、封装胶体以及导电材料层。引脚具有彼此相对的顶面及第一底面、内侧端及外侧端。内侧端面向承载座，而外侧端于第一底面处具有凹穴，使外侧端以平面侧壁与覆盖有导电材料层的弧状凹穴表面连接顶面与覆盖有导电材料层的第一底面。封装胶体的侧表面切齐于各引脚的平面侧壁且暴露出弧状凹穴表面。10.在根据本发明的实施例的半导体封装结构的制作方法中，上述对封装半成品进行蚀刻程序的步骤，包括提供遮罩层，以覆盖引脚的第一底面的局部；以及以遮罩层作为蚀刻罩幕，以于各引脚的第一底面形成凹穴。11.在根据本发明的实施例的半导体封装结构的制作方法中，上述移除凹槽中的封装胶体之前，移除遮罩层，以暴露出引脚的第一底面。12.在根据本发明的实施例的半导体封装结构的制作方法中，上述弧状凹穴表面为粗糙面。13.在根据本发明的实施例的半导体封装结构的制作方法中，上述各引脚的内侧端于第一底面处具有凹陷，使内侧端以第一侧壁、第二底面与第二侧壁连接顶面与第一底面。封装胶体填满凹陷。14.在根据本发明的实施例的半导体封装结构的制作方法中，上述导电材料层的材质包括无铅焊料。15.基于上述，通过本发明的半导体封装结构的制作方法，在引脚的第一底面邻接连接部的凹槽的部分(即外侧端处)进一步形成凹穴，也就是在引脚的外侧端的底部形成向内凹入的凹穴，并在后续移除凹槽中的封装胶体后，使得两相对配置的引脚的凹穴以及对应的凹槽相互连通而形成一个大凹洞。接着，将导电材料层至少配置于引脚的凹穴所形成的弧状凹穴表面及第一底面上。因此，通过前述弧状凹穴表面的引脚，可提高导电材料层的接着面积，从而增加引脚上的导电材料层外露于半导体封装结构的面积，进而提升半导体封装结构电性连接的接着强度。此外，引脚的弧状凹穴表面可为粗糙面，粗糙的弧状凹穴表面可使导电材料层更佳地附着于弧状凹穴表面上，在单分程序时，亦可减少金属毛边的形成，使本发明的半导体封装结构具有较佳的结构可靠度。附图说明16.图1a至图1g是依照本发明的一实施例的半导体封装结构的制作方法的剖面示意图。17.附图标记说明18.10：封装半成品；19.20：半导体封装结构；20.100：导线架单元；21.100’：导线架；22.110：承载座；23.110b：底面；24.120：引脚；25.120a：顶面；26.120b：第一底面；27.122：内侧端；28.122a：第一侧壁；29.122b：第二底面；30.122c：第二侧壁；31.124：外侧端；32.124c：平面侧壁；33.128：凹陷；34.200：芯片；35.210：焊线；36.220：接着剂；37.300：封装胶体；38.300b：下表面；39.300c：侧表面；40.400：导电材料层；41.500：连接条；42.510：连接部；43.512：内表面；44.lf：导线架条；45.c：凹穴；46.g：凹槽；47.m：遮罩层；48.s：弧状凹穴表面。具体实施方式49.现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。50.以下将参考附图来全面地描述本发明的例示性实施例，但本发明还可按照多种不同方式来实施，且不应解释为限于本文所述的实施例。在附图中，为了清楚起见，各区域、部位及层的大小与厚度可不按实际比例绘制。为了方便理解，下述说明中相同的元件将以相同的符号标示来说明。51.图1a至图1g是依照本发明的一实施例的半导体封装结构的制作方法的剖面示意图。关于本实施例的半导体封装结构的制作方法，首先，请参考图1a，提供封装半成品10，其中封装半成品10包括导线架条lf、多个芯片200以及封装胶体300。导线架条lf具有多个导线架单元100及连接导线架单元100的多个连接条500。导线架条lf的导线架单元100例如是呈矩阵式排列并以连接条500分隔开，且每一导线架单元100包括承载座110及环绕承载座110的多个引脚120。每一引脚120的外侧端124连接至相邻的连接条500，且相邻两导线架单元100的引脚120两两相对配置并于对应连接的连接条500上形成多个连接部510。52.接着，请同时参考图1a与图1b，各连接部510的底部具有凹槽g，在本实施例中，各连接部510的凹槽g相互连通而形成沿着连接条500延伸的单个长条型凹槽。然而，在其他未示出的实施例中，各连接部510的凹槽g可为个别的凹槽，使得连接条500上形成多个彼此分离的凹槽，本发明对于凹槽的形式和数量不加以限制。再者，本实施例的芯片200分别配置于导线架单元100的承载座110上且电性连接引脚120。芯片200与承载座110之间可以用接着剂220固定，其中接着剂220例如为常用的环氧树脂、银胶、黏晶胶膜(daf)等。此处，芯片200是以焊线210电性连接引脚120，但不以此电性连接的方式为限。焊线210的材质例如是金、铜或其他合适的导电材料，于此并不加以限制。53.接着，请参考图1a与图1b，封装胶体300覆盖导线架条lf与芯片200。在本实施例中，各引脚120的内侧端122于第一底面120b处具有凹陷128，其中封装胶体300填满引脚120的凹陷128以及连接部510的凹槽g，且封装胶体300的下表面300b暴露出并切齐于引脚120的第一底面120b。封装胶体300的材质例如为环氧树脂或其他合适的高分子材料，其可避免水气或污染物的侵入。通过封装胶体300填满引脚120的凹陷128可将引脚120锁固于封装胶体300内，避免引脚120自封装胶体300中脱落。此外，在本实施例中，封装胶体300的下表面300b亦暴露出承载座110的底面110b，然而，在其他未示出的实施例中，承载座110的底面110b可被封装胶体300所覆盖而不暴露出。54.接着，请参考图1c，对封装半成品10进行蚀刻程序。首先，提供遮罩层m，以覆盖引脚120的第一底面120b的局部。在本实施例中，遮罩层m亦覆盖承载座110的底面110b。此处，遮罩层m的材质例如是绝缘光致抗蚀剂材料或金属材料，其中金属材料例如金、钯或其他可供选择性蚀刻的金属，可具有较佳的蚀刻选择性。55.接着，请同时参考图1c与图1d，将整个封装半成品10置入金属蚀刻液，例如是铜蚀刻液，以遮罩层m作为蚀刻罩幕，蚀刻引脚120未被遮罩层m所遮蔽的部分，而于引脚120的第一底面120b邻接凹槽g的部分形成凹穴c。凹槽g中的封装胶体300隔开两相对配置的引脚120的凹穴c，且每一凹穴c具有弧状凹穴表面s。此处，弧状凹穴表面s具体化为粗糙面，即微观下如锯齿状结构，但不以此为限。56.接着，请同时参考图1d与图1e，移除遮罩层m，以暴露出引脚120的第一底面120b。紧接着，移除凹槽g中的封装胶体300，而连通两相对配置的引脚120的凹穴c，且暴露出连接部510的内表面512。此处，移除凹槽g中的封装胶体300的方式，较佳地，是以激光法烧蚀，但不以此为限。接着，形成导电材料层400于引脚120的第一底面120b与弧状凹穴表面s上。进一步来说，导电材料层400可选择性地形成在连接部510的内表面512及承载座110的底面110b上。此处，导电材料层400的形成方式例如是电镀或印刷等，而导电材料层400的材质例如是无铅焊料，但不以此为限。至此，通过蚀刻引脚120，而在引脚120的第一底面120b邻接凹槽g的部分(即外侧端124处)形成凹穴c，也就是在引脚120的外侧端124的底部形成向内凹入的凹穴c，并在后续移除凹槽g中的封装胶体300后，使得两相对配置的引脚120的凹穴c以及对应的凹槽g相互连通而形成一个大凹洞。接着，导电材料层400可形成于大凹洞的表面上，如此配置下，可增加导电材料层400与引脚120的接着面积。除此之外，粗糙的弧状凹穴表面s可使导电材料层400更佳地附着于弧状凹穴表面s上，且在后续的单分程序时，粗糙的弧状凹穴表面s也可减少金属毛边(burr)的产生。57.之后，请同时参考图1f与图1g，进行单分程序，以切割封装胶体300及连接部510，以使封装胶体300的侧表面300c切齐于各引脚120的平面侧壁124c且暴露出外侧端124的弧状凹穴表面s上的导电材料层400，而形成各自独立的半导体封装结构(于图1g中示意地示出一个半导体封装结构20)。至此，已完成半导体封装结构20的制作。58.在结构上，请再参考图1g，本实施例的半导体封装结构20包括导线架100’、芯片200、封装胶体300及导电材料层400。导线架100’包括承载座110及环绕承载座110的引脚120。每一引脚120具有彼此相对的顶面120a与第一底面120b、内侧端122及外侧端124。内侧端122面向承载座110，且每一引脚120的内侧端122于第一底面120b处具有凹陷128，使内侧端122以第一侧壁122a、第二底面122b与第二侧壁122c连接顶面120a与第一底面120b。外侧端124于第一底面120b处具有凹穴c，使外侧端124以平面侧壁124c与弧状凹穴表面s连接顶面120a与第一底面120b。芯片200配置于承载座110上并以例如是焊线210电性连接引脚120，其中芯片200可通过接着剂220而固定于承载座110上。封装胶体300覆盖导线架100’及芯片200，且填满凹陷128。封装胶体300具有下表面300b与侧表面300c，其中下表面300b暴露出并切齐于引脚120的第一底面120b，而侧表面300c切齐于引脚120的平面侧壁124c且暴露出弧状凹穴表面s。导电材料层400配置于每一引脚120的第一底面120b上以及弧状凹穴表面s上。相较于习知具阶梯状结构的引脚，本实施例具弧状凹穴表面s的引脚120，能够提高与导电材料层400的接着面积(即增加引脚120的可湿润面积)，从而提升半导体封装结构20与外部端子的结合良率。59.综上所述，通过本发明的半导体封装结构的制作方法，在引脚的第一底面邻接连接部的凹槽的部分(即外侧端处)进一步形成凹穴，也就是在引脚的外侧端的底部形成向内凹入的凹穴，并在后续移除凹槽中的封装胶体后，使得两相对配置的引脚的凹穴以及对应的凹槽相互连通而形成一个大凹洞。接着，将导电材料层至少配置于引脚的凹穴所形成的弧状凹穴表面及第一底面上。因此，通过前述具弧状凹穴表面的引脚，可提高导电材料层的接着面积，从而增加引脚上的导电材料层外露于半导体封装结构的面积，进而提升半导体封装结构电性连接的接着强度。此外，引脚的弧状凹穴表面可为粗糙面，粗糙的弧状凹穴表面可使导电材料层更佳地附着于弧状凹穴表面上，且在单分程序时，亦可减少金属毛边的形成，使本发明的半导体封装结构具有较佳的结构可靠度。60.最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。当前第1页12当前第1页12
再多了解一些
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
