一种加速铁电存储器耐久性测试的电路和方法与流程

技术特征：
1.一种加速铁电存储器耐久性测试的电路，其特征在于，包括依次连接的pmos晶体管p1、nmos晶体管n1、恒流源电路，所述pmos晶体管p1的源极连接有电源vdd；pmos晶体管p1的漏极和nmos晶体管n1的漏极相连接，在pmos晶体管p1和nmos晶体管n1的连接间节点设有监测电压点vout；nmos晶体管n1的源极连接至恒流源电路的一端，恒流源电路的另一端接地；nmos晶体管n1和恒流源电路的连接间节点与铁电存储器的位线bl连接；在pmos晶体管p1和nmos晶体管n1的栅极分别输入电压vbias1和电压vbias2。2.如权利要求1所述的一种加速铁电存储器耐久性测试的电路，其特征在于，所述电压vbias1为pmos晶体管p1提供栅极偏置电压，电压vbias2为nmos晶体管n1提供栅极偏置电压，使得pmos晶体管p1和nmos晶体管n1都工作在饱和区。3.如权利要求2所述的一种加速铁电存储器耐久性测试的电路，其特征在于，所述pmos晶体管p1工作在饱和区，饱和区电流公式为：，即流经pmos晶体管p1的支路电流为；其中，表示空穴迁移率，表示宽长比，表示单位面积的栅氧化层电容，表示阈值电压，表示栅、源极电压差；当减小，由饱和区电流公式可以推出，减小，即pmos晶体管p1的源、漏极电压差减小，则电压监测点vout处电压升高。4.如权利要求1所述的一种加速铁电存储器耐久性测试的电路，其特征在于，所述恒流源电路为到地回路，提供恒定的电流，所述恒定的电流由两路支路的电流构成，所述两路支路分别为恒流源电路连接pmos晶体管p1和nmos晶体管n1的支路、恒流源电路连接铁电存储器位线bl的支路；当铁电存储器中的铁电电容呈现疲劳失效时，铁电电容的体电阻率降低，漏电流增大，即恒流源连接位线bl的支路电流增大，同时恒流源连接pmos晶体管p1和nmos晶体管n1的支路电流减小。5.如权利要求4所述的一种加速铁电存储器耐久性测试的电路，其特征在于，所述恒流源电路为带隙基准结构，具体包括pmos晶体管p2~pmos晶体管p10，nmos晶体管n2~ nmos晶体管n6，电阻r1~电阻r3，双极型晶体管q0，三极管q1~三极管qn，n为大于1的整数，运放opa；所述pmos晶体管p2、p3串联后与nmos晶体管n3的漏极连接，其中pmos晶体管p2的漏极与其栅极相连接，pmos晶体管p3的漏极与其栅极相连接；pmos晶体管p4、p5串联后与双极型晶体管q0的集电极连接；pmos晶体管p6、p7串联后通过电阻r2与三极管q1的集电极连接；pmos晶体管p8、p9串联后与nmos晶体管n4的漏极连接；pmos晶体管p10的源极与pmos晶体管p1、p2、p4、p6、p8的源极均连接至电源vdd，栅极均连接至pmos晶体管p1的栅极；pmos晶体管p3、p5、p7、p9的栅极相连接；nmos晶体管n6的源极连接nmos晶体管n5的漏极，nmos晶体管n6的漏极和栅极均连接至pmos晶体管p10的漏极，nmos晶体管n1的栅极连接nmos晶体管n6的栅极；nmos晶体管n5的栅极与nmos晶体管n4的栅极均连接至nmos晶体管n2的栅极，nmos晶体管n2、n4、n5的源极相连接后接地，其中，nmos晶体管n4的漏极与栅极连接；三极管q1~三极管qn并联连接后一端接电阻r2的一端，另一端 与电阻r3的一端连接后
接地；电阻r3的另一端与电阻r2的另一端连接后接入运放opa的反相输入端；双极型晶体管q0的基极与其集电极、电阻r1的一端相连接后接入运放opa的同相输入端；双极型晶体管q0的发射极与电阻r1的另一端、nmos晶体管n3的源极相连接后接地；nmos晶体管n3的栅极连接至运放opa的输出端。6.如权利要求5所述的一种加速铁电存储器耐久性测试的电路，其特征在于，所述pmos晶体管p2、p4、p6、p8、p10的尺寸与pmos晶体管p1一致，pmos晶体管p3、p5、p7、p9的尺寸一致，nmos晶体管n6和nmos晶体管n1尺寸一致，nmos晶体管n4、n5和nmos晶体管n2尺寸一致；电阻r1和电阻r3相同；三极管q1~三极管qn尺寸一致。7.如权利要求5所述的一种加速铁电存储器耐久性测试的电路，其特征在于，基于所述恒流源电路为带隙基准结构，流经pmos晶体管p10和nmos晶体管n6的支路电流=，其中，r0表示电阻r1的阻值，与电阻r3相同；v
be
是双极型晶体管q0的发射极偏压，呈负温度特性；vt是与温度呈正相关的参数，三极管q1~三极管qn是尺寸一致的三极管，等效于n个三极管q1并联，通过设置n值，使得正温度系数与负温度系数相互抵消，从而产生和温度无关的基准电流，所述基准电流被镜像到nmos晶体管n2所在支路，为所在支路提供恒流源。8.如权利要求1所述的一种加速铁电存储器耐久性测试的电路，其特征在于，还包括报警电路，所述报警电路由比较器和报警器组成，将电压监测点vout电压输入比较器，与比较器的参考基准电压进行比较，后将比较的结果反馈给报警器，实现报警。9.如权利要求8所述的一种加速铁电存储器耐久性测试的电路，其特征在于，所述监测电压点vout电压与比较器的参考基准电压进行比较，超过参考基准电压时，报警器报警，表示铁电存储器的位线bl漏电流变大；再对铁电存储器进行读出操作，若读出数据正确，则提高比较器的参考基准电压，再进行下一周期的写入操作；若读出数据有误，则记录目前为止反复写入的周期数，获得耐久性测试数据。10.一种采用如权利要求1至9任一项所述的加速铁电存储器耐久性测试的电路进行加速铁电存储器耐久性测试的方法，其特征在于，包括以下步骤：步骤1：在耐久性测试之前对铁电存储器的初始数据进行读出，以确定起始向铁电存储器写入的数据是1还是0；若初始数据读出为1，则耐久性测试第一次写入数据0；若初始数据读出为0，则耐久性第一次写入数据为1；步骤2：开始耐久性测试，对铁电存储器进行反复写入操作，下一次总是写入上一次数据的取反值，使得铁电存储器的铁电电容每次进行极化翻转；步骤3：在耐久性测试期间，报警电路对监测电压点vout电压进行实时监测，若报警电路出现报警，此时对铁电存储器进行数据读出；若报警电路没有出现报警，则继续对铁电存储器进行耐久性测试，进行反复写入操作；步骤4：报警电路出现报警后，对铁电存储器的读出数据进行判断；若读出数据有误，则记录目前为止对铁电存储器反复写入的周期数，获取耐久性评估参数，即失效周期数；若读出数据正确，则说明报警电路报警异常，调整报警电路的参考基准电压，继续进行耐久性测试，直到读出数据真实有误，记录最后使铁电存储器失效的周期数。

技术总结
本发明涉及半导体存储器测试技术领域，具体涉及一种铁电存储器耐久性测试的电路和方法，该电路包括依次连接的PMOS晶体管、NMOS晶体管、恒流源电路，所述PMOS晶体管的源极连接有电源；PMOS晶体管的漏极和NMOS晶体管的漏极相连接，在PMOS晶体管和NMOS晶体管的连接间节点设有监测电压点；NMOS晶体管的源极连接至恒流源电路的一端，恒流源电路的另一端接地；NMOS晶体管和恒流源电路的连接间节点与铁电存储器的位线连接；在PMOS晶体管和NMOS晶体管的栅极分别输入偏置电压Vbias1和偏置电压Vbias2。本发明加快了耐久性参数的获取，有效节约了测试时间成本，加速铁电产品的面市周期。期。期。


技术研发人员：周睿晰 杨建国 韩永康 张文君
受保护的技术使用者：之江实验室
技术研发日：2022.06.14
技术公布日：2022/7/15