顶栅阵列基板的制作方法及顶栅阵列基板与流程

1.本技术涉及显示技术领域，具体涉及一种顶栅阵列基板的制作方法及顶栅阵列基板。


背景技术：

2.现有技术中，顶栅阵列基板的工艺流程一般包括：衬底基板上形成复合缓冲层
→
igzo图案化
→
gi沉积
→
m1沉积
→
m1酸刻蚀
→
gi干刻蚀
→
igzo导体化
→
m1去光刻胶
→
ild介质层通孔
→
形成源漏极。可见，在图案化得到栅极后，在栅极上的光刻胶未出去的情况下进行后续的第一绝缘膜层图案化(刻蚀)处理；该步骤中，由于栅极上方的光刻胶有一定的屋檐，导致在光刻胶屋檐下的部分第一绝缘膜层无法被刻蚀，进而刻蚀后容易形成栅绝缘层尾巴，进而可能会导致下方的igzo的电阻增大和电流降低的不良效果。
3.因此，本技术亟需提供一种顶栅阵列基板的制作方法，能够有效改善顶栅阵列基板的制备工艺中的刻蚀后的栅绝缘层尾巴现象。


技术实现要素：

4.本技术的目的在于提供一种顶栅阵列基板的制作方法，可以改善栅绝缘层尾巴的本技术实施例提供一种顶栅阵列基板的制作方法，包括如下步骤：
5.提供一衬底基板，在所述衬底基板上形成复合缓冲层；
6.在所述复合缓冲层上形成有源层；
7.在所述有源层上沉积第一绝缘膜层；在所述第一绝缘膜层上沉积第一金属层；
8.对所述第一金属层上沉积光刻胶并进行图案化，得到栅极；
9.去除所述栅极上的光刻胶，并对所述第一绝缘膜层进行干法刻蚀，得到栅绝缘层。
10.可选的，在本技术的一些实施例中，对所述第一绝缘膜层进行干法刻蚀的步骤中，对所述第一绝缘膜层露出的部分进行干法刻蚀。
11.可选的，在本技术的一些实施例中，所述第一金属层的沉积厚度为300～500埃。所述第一金属层的沉积厚度为400～500埃。
12.可选的，在本技术的一些实施例中，所述制作方法还包括：
13.在得到所述栅绝缘层和所述栅极的阵列基板上沉积ild介质膜层，并在所述ild介质膜层上形成多个通孔，得到ild介质层。
14.可选的，在本技术的一些实施例中，所述制作方法还包括：
15.在所述ild介质层上沉积第二金属层，所述第二金属层通过所述通孔延伸至所述有源层的表面；
16.对所述第二金属层进行图案化得到相互隔开的源极和漏极，所述源极和漏极分别与所述有源层连接。
17.可选的，在本技术的一些实施例中，所述制作方法还包括：
18.在所述源极和漏极和所述ild介质层上沉积钝化层。
19.可选的，在本技术的一些实施例中，在制备所述ild介质层之前，对所述有源层进行导体化处理。
20.可选的，在本技术的一些实施例中，所述复合缓冲层的制备步骤包括：
21.在所述衬底基板上形成遮光层；在形成有所述遮光层的衬底基板上沉积形成缓冲层，所述缓冲层覆盖所述遮光层，即得到所述复合缓冲层。
22.可选的，在本技术的一些实施例中，所述有源层的材料包括igzo、igzto、izo、igto中的一种或多种。
23.相应的，本技术实施例还提供一种顶栅阵列基板，由上述的顶栅阵列基板的制作方法制得。
24.本技术的有益效果在于：
25.本技术的顶栅阵列基板的制作方法有利于顶栅型阵列基板中的栅绝缘层的形成，可以得到结构优异的栅绝缘层，避免其图案化效果差而影响其下方的有源层的性能。本技术的制备方法可以提高阵列基板的开态电流，缩短生产节拍时间，进而提高生产效率。
附图说明
26.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
27.图1是本技术实施例1中的干法刻蚀形成栅绝缘层的示意图；
28.图2是本技术实施例2中的干法刻蚀形成栅绝缘层的示意图；
29.图3是本技术实施例3中的干法刻蚀形成栅绝缘层的示意图；
30.图4是本技术实施例提供的顶栅阵列基板的结构示意图；
31.图5a是本技术试验例1中的提供的栅极效果图一；
32.图5b是本技术试验例1中的提供的栅极效果图二；
33.图5c是本技术试验例1中的提供的栅极效果图三。
具体实施方式
34.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。另外，在本技术的描述中，术语“包括”是指“包括但不限于”。用语第一、第二、第三等仅仅作为标示使用，并没有强加数字要求或建立顺序。本发明的各种实施例可以以一个范围的型式存在；应当理解，以一范围型式的描述仅仅是因为方便及简洁，不应理解为对本发明范围的硬性限制；因此，应当认为所述的范围描述已经具体公开所有可能的子范围以及该范围内的单一数值。例如，应当认为从1到6的范围描述已经具体公开子范围，例如从1到3，从1到4，从1到5，从2到4，从2到6，从3到6等，以及所数范围内的单一数字，例如1、2、3、4、5及6，此不管范围为何皆适用。另外，每当在本文中指出数值范围，是指包括所指范围内的任何引用的数字(分数或整数)。
35.现有技术中，顶栅阵列基板的制作方法往往采用下列方法，步骤大致包括：衬底基板上形成复合缓冲层
→
igzo图案化
→
gi沉积
→
m1沉积
→
m1酸刻蚀
→
gi干刻蚀
→
igzo导体化
→
m1去光刻胶
→
ild介质层通孔
→
形成源漏极。本技术的发明人在研究和实践过程中发现，请参阅图1，若采用上述方法，在图案化得到栅极后，此时往往是在栅极上具有光刻胶的情况下继续对第一绝缘膜层进行图案化(刻蚀)操作以得到栅绝缘层。但是，该步骤中，由于栅极上方的光刻胶有一定的屋檐，导致在光刻胶屋檐下的部分第一绝缘膜层无法被刻蚀，进而刻蚀后容易形成栅绝缘层尾巴。栅绝缘层尾巴可能会导致有源层的电阻增大和电流降低。
36.本技术实施例提供一种顶栅阵列基板的制作方法及顶栅阵列基板。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
37.本技术实施例提供一种顶栅阵列基板的制作方法，包括下列过程：衬底基板上形成复合缓冲层、形成有源层、沉积第一绝缘膜层、沉积第一金属层、第一金属层图案化 第一金属层去光刻胶、干刻蚀得到栅绝缘层、有源层导体化、沉积ild介质层 通孔、沉积第二金属层并图案化形成源极漏极。
38.请参阅图2和图4，所述顶栅阵列基板的制作方法，包括如下步骤：
39.提供一衬底基板10；在所述衬底基板10上形成复合缓冲层110；在所述复合缓冲层110上形成有源层120；
40.在所述有源层120上沉积第一绝缘膜层，在所述第一绝缘膜层上沉积第一金属层；
41.对所述第一金属层上沉积光刻胶并进行图案化，得到栅极140；去除所述栅极上的光刻胶，并对所述第一绝缘膜层进行干法刻蚀，得到栅绝缘层130。
42.本技术实施例中，在图案化得到栅极140后，去除栅极140上方的光刻胶，接着对位于栅极140下方的第一绝缘膜层进行刻蚀图案化以得到栅绝缘层130，可以避免刻蚀第一绝缘膜层时因栅极140上方的光刻胶的屋檐效应导致部分第一绝缘膜层没有被刻蚀到，从而产生栅绝缘层尾巴的现象。可见本技术可以提高顶栅阵列基板的性能。
43.本技术实施例中的第一金属层的沉积、图案化以及去除光刻胶是连续进行的，符合机台配置，在过程中不需额外切换机台和传输玻璃，缩短产品的生产时间，提高生产效率。可见，本技术的制备方法可以提高阵列基板的开态电流，缩短生产节拍时间，进而提高生产效率。
44.在一些实施例中，对所述第一绝缘膜层进行干法刻蚀的步骤中，对所述第一绝缘膜层露出的部分进行干法刻蚀。详细地，去除所述栅极上的光刻胶并对所述第一绝缘膜层进行干法刻蚀的步骤中，仅对所述第一绝缘膜层裸露部分进行干法刻蚀，即所述栅极的区域不在干法刻蚀的范围内。也就是说，在对第一绝缘膜层进行干法刻蚀时，避免同时对栅极的区域进行光照刻蚀，以避免对栅极的表面进行轰击从而影响栅极的完整性以及降低栅极性能。
45.在一些实施例中，本技术中的所述第一金属层的沉积厚度加厚。进一步地所述第一金属层的沉积厚度可以为300埃、350埃、400埃、450埃或500埃。所述第一金属层加厚，使得在干法刻蚀制得栅绝缘层的过程中，可以有效避免栅极因其上方没有光刻胶的保护被轰击从而造成金属山(金属hillock)的不良现象。例如，所述第一金属层的材料可以为铜。
46.在一些实施例中，所述制作方法还包括：在得到所述栅绝缘层和所述栅极的阵列
基板上沉积ild介质膜层，并在所述ild介质膜层上形成多个通孔，得到ild介质层。进一步地，所述通孔贯穿所述ild介质层。例如，所述栅绝缘层的材料可以包括氧化硅和/或氮化硅。
47.在一些实施例中，所述制作方法还包括：在所述ild介质层上沉积第二金属层，所述第二金属层通过所述通孔延伸至所述有源层的表面；对所述第二金属层进行图案化得到相互隔开的源极和漏极，所述源极和漏极分别与所述有源层连接。例如，所述第二金属层的材料可以为铜。
48.在一些实施例中，所述制作方法还包括：在所述源极和漏极和所述ild介质层上沉积钝化层。所述钝化层的材料采用本领域常规材料制得；例如，所述钝化层的材料为绝缘材料。
49.在一些实施例中，在制备所述ild介质层之前，对所述有源层进行导体化处理。
50.在一些实施例中，所述复合缓冲层的制备步骤包括：
51.在所述衬底基板上形成遮光层；在形成有所述遮光层的衬底基板上沉积形成缓冲层，所述缓冲层覆盖所述遮光层，即得到所述复合缓冲层。
52.在一些实施例中，所述有源层的材料可以选自igzo、igzto、izo、igto中的一种或多种。
53.相应的，本技术实施例还提供一种顶栅阵列基板，由上述的顶栅阵列基板的制作方法制得。
54.请参阅图4，所述顶栅阵列基板包括：衬底基板10、复合缓冲层110、有源层120、栅绝缘层130、栅极140、ild介质层150、源极160a、漏极160b和钝化层170。
55.在本技术一些实施例中，所述复合缓冲层110设置在衬底基板10上。进一步地，请参考图2或图3，所述复合缓冲层110包括遮光层111和缓冲层112。所述遮光层111设置在衬底基板上；所述缓冲层112设置在所述遮光层111和所述衬底基板10上。可以想象，所述缓冲层112设置在所述衬底基板10上且能够覆盖所述遮光层111。
56.在本技术一些实施例中，所述有源层120，设置在所述复合缓冲层110上。所述有源层120的材料可以选自igzo、igzto、izo、igto中的一种或多种。进一步地，所述有源层120在所述衬底基板10上的正投影可以在所述遮光层111所在的区域。
57.在本技术一些实施例中，所述栅绝缘层130设置在所述有源层120上。
58.在本技术一些实施例中，所述栅极140设置在所述栅绝缘层130上。
59.在本技术一些实施例中，所述ild介质层150设置在所述栅极140上；同时所述ild介质层150还设置在所述复合缓冲层110、所述有源层120、所述栅绝缘层130上。进一步地，所述ild介质层150具有多个通孔，且所述通孔的正投影位于所述有源层上。
60.在本技术一些实施例中，所述源极160a和所述漏极160b同层设置，且所述源极160a和所述漏极160b相互隔开不接触。所述源极160a和所述漏极160b设置在所述ild介质层150上。并且，所述源极160a可以通过一通孔与所述有源层120连接；所述漏极160b可以通过另一通孔与所述有源层120连接。
61.在本技术一些实施例中，所述钝化层170设置在所述源极160a和漏极160b以及所述ild介质层150上，用以保护膜层。
62.本技术先后进行过多次试验，现举一部分试验结果作为参考对发明进行进一步详
细描述，下面结合具体实施例进行详细说明。
63.实施例1
64.请参阅图1，所述顶栅阵列基板的制作方法，包括如下步骤：
65.提供一衬底基板10，在所述衬底基板10上形成复合缓冲层110；
66.在所述复合缓冲层110上形成有源层120’；
67.在所述有源层120’上沉积第一绝缘膜层；在所述第一绝缘膜层上沉积第一金属层；
68.对所述第一金属层上沉积光刻胶并进行图案化，得到栅极140’；
69.在保留所述栅极上的光刻胶301的情况下对所述第一绝缘膜层进行干法刻蚀，得到栅绝缘层130’；然后去除所述栅极140’上的光刻胶301，再进行后续膜层的制备。
70.本实施例中，图案化得到栅绝缘层130’是在栅极140’上具有光刻胶301的条件下进行刻蚀操作的，由于光刻胶301有一定的屋檐，导致在光刻胶301屋檐下的第一绝缘膜层无法被刻蚀，进而形成了栅绝缘层尾巴1301。栅绝缘层尾巴1301可能会导致有源层的电阻增大和电流降低。
71.实施例2
72.请参阅图2，所述顶栅阵列基板的制作方法，包括如下步骤：
73.提供一衬底基板10，在所述衬底基板10上形成复合缓冲层110；
74.在所述复合缓冲层110上形成有源层120；
75.在所述有源层120上沉积第一绝缘膜层；在所述第一绝缘膜层上沉积第一金属层；
76.对所述第一金属层上沉积光刻胶并进行图案化，得到栅极140；
77.去除所述栅极140上的光刻胶，并对所述第一绝缘膜层进行干法刻蚀，得到栅绝缘层130。光刻胶可参考图1。在对所述第一绝缘膜层进行干法刻蚀时，其顶部的栅极140区域无刻蚀。
78.结合图1和图2，本实施例与实施例1的区别在于：本实施例去除了去除所述栅极140上的光刻胶后对第一绝缘膜层进行干法刻蚀，进而得到栅绝缘层130，同时干法刻蚀时避开栅极140的区域。可见，本实施例干法刻蚀后，没有产生栅绝缘层尾巴。
79.实施例3
80.请参阅图3，所述顶栅阵列基板的制作方法，包括如下步骤：
81.提供一衬底基板10，在所述衬底基板10上形成复合缓冲层110；
82.在所述复合缓冲层110上形成有源层120；
83.在所述有源层120上沉积第一绝缘膜层；在所述第一绝缘膜层上沉积第一金属层；其中所述第一金属层的沉积厚度为500埃；
84.对所述第一金属层上沉积光刻胶并进行图案化，得到栅极140；
85.去除所述栅极140上的光刻胶301，并对所述第一绝缘膜层进行干法刻蚀，得到栅绝缘层130。光刻胶301可参考图1。在对所述第一绝缘膜层进行干法刻蚀时，其顶部的栅极140区域也在光照区域内。
86.实施例4
87.请参阅图3，所述顶栅阵列基板的制作方法，包括如下步骤：
88.提供一衬底基板10，在所述衬底基板10上形成复合缓冲层110；
89.在所述复合缓冲层110上形成有源层120；
90.在所述有源层120上沉积第一绝缘膜层；在所述第一绝缘膜层上沉积第一金属层；其中所述第一金属层的沉积厚度为200埃；
91.对所述第一金属层上沉积光刻胶并进行图案化，得到栅极140；
92.去除所述栅极140上的光刻胶301，并对所述第一绝缘膜层进行干法刻蚀，得到栅绝缘层130。光刻胶301可参考图1。在对所述第一绝缘膜层进行干法刻蚀时，其顶部的栅极140区域也在光照区域内。
93.试验例1
94.本试验例研究实施例2～4中的第一金属层(栅极)在栅绝缘层干法刻蚀中的影响，可参见图5a、图5b和图5c。
95.图5a为实施例4中的阵列基板示意图，第一金属层的表面具有金属山的现象；图5b为实施例3中的阵列基板示意图，第一金属层的沉积厚度加厚，表面“金属山”得到改善；图5c为实施例2中的阵列基板示意图，避开第一金属层干法刻蚀形成栅绝缘层，第一金属层表面的“金属山”现象得到改善。
96.综上，本技术通过优化顶栅阵列基板的制作方法，改善了有利于顶栅型阵列基板中的栅绝缘层的形成，可以得到结构优异的栅绝缘层结构，避免其图案化效果差而影响其下方的有源层的性能。本技术的顶栅阵列基板的制作方法可以提高阵列基板的开态电流，缩短生产节拍时间，进而提高生产效率。
97.在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
98.以上对本技术实施例所提供的一种顶栅阵列基板的制作方法及顶栅阵列基板进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的方法及其核心思想；同时，对于本领域的技术人员，依据本技术的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本技术的限制。