1.本发明涉及半导体技术领域，特别涉及一种基于箱线图的半导体良率最优路径的分析方法。
背景技术：
2.在半导体行业，良率最优路径是工厂的重要确认项目；目前常用的方式是确认各路径平均良率，然后对各路径平均良率从大到小排序，排序第一为最优路径；这种方式缺乏对每条路径良率波动性的评估，往往找出的不是最优路径。
技术实现要素：
3.本发明是为了解决上述问题而进行的，目的在于提供一种基于箱线图的半导体良率最优路径的分析方法。
4.为实现达到上述目的，本发明采用如下技术方案：
5.本发明提供一种基于箱线图的半导体良率最优路径的分析方法，其特征在于，包括以下步骤：
6.步骤1：获取半导体生产的脱敏良率数据，脱敏良率数据包括生产批号、站点、每个站点的机台以及该生产批号对应的良率值；
7.步骤2：对步骤1获取的脱敏良率数据进行格式处理，以表格格式输出脱敏良率数据；
8.步骤3：将步骤2所获得的表格导入，将每一种路径的脱敏良率值分类为一个组，将每个组的良率通过箱线图进行统计展示；
9.步骤4：将箱线图中存在异常值的组进行排除；
10.步骤5：将箱线图中剩余组进行分析，找出中其中良率最高的组，该组对应的路径即为半导体生产的良率最优路径。
11.进一步，在本发明提供的基于箱线图的半导体良率最优路径的分析方法中，还可以具有这样的特征：其中，记站点数为m，每个站点的机台数均为n，则步骤3中分类为mn个组别。
12.进一步，在本发明提供的基于箱线图的半导体良率最优路径的分析方法中，还可以具有这样的特征：其中，步骤3中每个组别的箱线图通过如下步骤处理得到：把该组别的所有批号对应的良率值数据由小至大排列并分成四等份，处于三个分割点位置的数值就是四分位数，分别是第一四分位数q1、第二四分位数q2、第三四分位数q3，四分位距iqr＝q3-q1，上极限＝q3 1.5iqr，下极限＝q1－1.5iqr，在上极限或下极限以外的值则定义为异常值。
13.本发明的作用与效果：
14.本发明的基于箱线图的半导体良率最优路径的分析方法是一种箱线图在半导体行业良率最优路径的分析运用，通过对各路径原始良率数据进行箱线图分析，然后观察各
路径间箱线图的形态，可以快速筛选最优路径。
附图说明
15.图1是本发明实施例中所采用的脱敏良率数据的表格；
16.图2是箱线图的表达形式的示意图；
17.图3是本发明实施例中的步骤3的箱线图；
18.图4是本发明实施例中的步骤4的箱线图；
19.图5是本发明实施例中的步骤5的箱线图。
具体实施方式
20.为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，以下实施例结合附图对本发明的技术方案作具体阐述。
21.本实施例阐述一种基于箱线图的半导体良率最优路径的分析方法，其包括以下步骤：
22.步骤1：获取半导体生产的脱敏良率数据，脱敏良率数据包括生产批号、站点、每个站点的机台以及该生产批号对应的良率值。
23.参阅图1，本实施例中采用的数据为某半导体公司的脱敏良率数据，该半导体生产工艺路径中包括有依次设置的站点a、站点b、站点c，每个站点都具有1#和2#机台。
24.步骤2：对步骤1获取的脱敏良率数据进行格式处理，以表格格式输出脱敏良率数据。本实施例中的表格如图1所示。
25.步骤3：将步骤2所获得的表格导入，将每一种路径的脱敏良率值分类为一个组，将每个组的良率通过箱线图进行统计展示。
26.记步骤中站点数为m，每个站点的机台数均为n，则步骤3中分类为mn个组别。本实施例中则是8个组别，分别是：a1#-b1#-c1#(即路径为站点a的1#机台-站点b的1#机台-站点c的1#机台)，a1#-b1#-c2#，a1#-b2#-c1#，a1#-b2#-c2#，a2#-b1#-c1#，a2#-b1#-c2#、a2#-b2#-c1#，a2#-b2#-c2#。
27.参阅图2，每个组别的箱线图通过如下步骤处理得到：把该组别的所有批号对应的良率值数据由小至大排列并分成四等份，处于三个分割点位置的数值就是四分位数，分别是：上四分位数q1，是该样本中所有数值由小到大排列后第25％的数字。中四分位数q2(也即中位数)，是该样本中所有数值由小到大排列后第50％的数字。下四分位数q3，是该样本中所有数值由小到大排列后第50％的数字。另外，四分位距iqr＝q3-q1，上极限＝q3 1.5iqr，下极限＝q1－1.5iqr，在上极限或下极限以外的值则定义为异常值。
28.本实施例中经步骤3获得的每个组别的良率的箱线图如图3所示。
29.步骤4：将箱线图中存在异常值的组进行排除。
30.本实施例参阅图4，将存在异常值a2#-b1#-c1#、a2#-b2#-c1#、a2#-b2#-c2#此三个组排除。
31.步骤5：将箱线图中剩余组进行分析，筛选出中其中中位数最高的组，该组对应的路径即为半导体生产的良率最优路径。
32.本实施例参阅图5，将从剩余的五组中筛选出中位数最高的组a2#-b1#-c2#，也即
表示该半导体生产路径按站点a的2#机台-站点b的1#机台-站点c的2#机台为良率最优路径。
33.上述实施例仅为本发明的优选实施例，并不用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
技术特征：
1.一种基于箱线图的半导体良率最优路径的分析方法，其特征在于，包括以下步骤：步骤1：获取半导体生产的脱敏良率数据，所述脱敏良率数据包括生产批号、站点、每个站点的机台以及该生产批号对应的良率值；步骤2：对步骤1获取的脱敏良率数据进行格式处理，以表格格式输出所述脱敏良率数据；步骤3：将步骤2所获得的表格导入，将每一种路径的脱敏良率值分类为一个组，将每个组的良率通过箱线图进行统计展示；步骤4：将箱线图中存在异常值的组进行排除；步骤5：将箱线图中剩余组进行分析，找出中其中中位数最高的组，将该组对应的路径作为半导体生产的良率最优路径。2.如权利要求1所述的基于箱线图的半导体良率最优路径的分析方法，其特征在于：其中，记站点数为m，每个站点的机台数均为n，则步骤3中分类为m
n
个组别。3.如权利要求2所述的基于箱线图的半导体良率最优路径的分析方法，其特征在于：其中，步骤3中每个组别的箱线图通过如下步骤处理得到：把该组别的所有批号对应的良率值数据由小至大排列并分成四等份，处于三个分割点位置的数值就是四分位数，分别是上四分位数q1、中四分位数q2、下四分位数q3，四分位距iqr＝q3-q1，上极限＝q3 1.5iqr，下极限＝q1－1.5iqr，在上极限或下极限以外的值则定义为异常值。
技术总结
本发明提供一种基于箱线图的半导体良率最优路径的分析方法，其特征在于，包括以下步骤：步骤1：获取半导体生产的脱敏良率数据，脱敏良率数据包括生产批号、站点、每个站点的机台以及该生产批号对应的良率值；步骤2：对步骤1获取的脱敏良率数据进行格式处理，以表格格式输出脱敏良率数据；步骤3：将步骤2所获得的表格导入，将每一种路径的脱敏良率值分类为一个组，将每个组的良率通过箱线图进行统计展示；步骤4：将箱线图中存在异常值的组进行排除；步骤5：将箱线图中剩余组进行分析，找出中其中良率最高的组，该组对应的路径即为半导体生产的良率最优路径。本发明分析方法具有可快速筛选最优路径的优点。速筛选最优路径的优点。速筛选最优路径的优点。
技术研发人员：温志鹏
受保护的技术使用者：上海哥瑞利软件股份有限公司
技术研发日：2022.03.24
技术公布日：2022/8/2
再多了解一些
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
