相变存储器及其控制方法和制作方法与流程

1.本技术实施例涉及半导体技术领域，特别涉及一种相变存储器及其控制方法和制作方法。


背景技术：

2.相变随机存取存储器(phase change random access memory，pcram)弥补了动态随机存取存储器(dynamic random access memory，dram)和闪存(flash)之间的性能差距，具有高速读取、高可擦写次数、非易失性、元件尺寸小、功耗低、抗强震动和抗辐射等优点，而被广泛地使用。
3.不同于以电荷形式存储数据的dram和flash，相变存储器是利用相变材料的结晶态和非结晶态的特性来存储数据，例如，对相变材料用不同的电脉冲诱导，在非结晶态和结晶态之间进行快速和可逆的相变。使用电流加热，使得相变材料从非结晶态转化为结晶态，这一过程称为set(置位)操作；或者，使得相变材料从结晶态转换为非结晶态，这一过程称为reset(复位)操作。相变材料的这种状态的变化就可以表示一个比特的数据“0”或“1”。
4.然而，相关技术中的相变材料存在读写次数少等问题，限制了相变存储器性能的提升。


技术实现要素：

5.有鉴于此，本技术实施例提供一种相变存储器及其控制方法和制作方法。
6.根据本技术实施例的第一方面，提供一种相变存储器，包括：
7.相变存储单元，所述相变存储单元至少包括依次堆叠设置的第一电极、第一半导体层、相变存储层、第二半导体层、第二电极；其中，
8.在所述第一电极和所述第二电极接收电压时，所述第一电极与所述第二电极之间形成第一电场，且所述第一半导体层与所述第二半导体层之间形成第二电场，所述第二电场的方向与所述第一电场的方向相反，所述第二电场用于限制所述相变存储层中的离子向所述第一电极和所述第二电极的方向扩散。
9.上述方案中，所述第一半导体层的材料包括n型半导体材料，所述第二半导体层的材料包括p型半导体材料；所述第一电极与所述第二电极接收的电压差小于零；或者，
10.所述第一半导体层的材料包括p型半导体材料，所述第二半导体层的材料包括n型半导体材料；所述第一电极与所述第二电极接收的电压差大于零。
11.上述方案中，所述相变存储层的材料中包含的元素与所述第一半导体层、所述第二半导体层的材料中包含的元素均不同。
12.上述方案中，所述相变存储层的材料包括硫属化合物；所述p型半导体材料包括掺杂有硼元素的硅、锗、硅锗或碳化硅，所述n型半导体材料包括掺杂有氮元素或磷元素的硅、锗、硅锗或碳化硅。
13.上述方案中，所述相变存储单元还包括：设置在所述第二电极上方或者设置在所
述第一电极下方的选通层、第三电极。
14.根据本技术实施例的又一方面，提供一种相变存储器的控制方法，包括：所述相变存储器包括相变存储单元，所述相变存储单元至少包括依次堆叠设置的第一电极、第一半导体层、相变存储层、第二半导体层、第二电极；所述控制方法包括：
15.在所述第一电极和所述第二电极上分别施加不同的电压，以在所述第一电极与所述第二电极之间形成第一电场，且在所述第一半导体层与所述第二半导体层之间形成第二电场；其中，所述第二电场的方向与所述第一电场的方向相反，所述第二电场用于限制所述相变存储层中的离子向所述第一电极和所述第二电极的方向扩散。
16.上述方案中，所述第一半导体层的材料包括n型半导体材料，所述第二半导体层的材料包括p型半导体材料；在所述第一电极和所述第二电极上分别施加不同的电压，包括：
17.对所述第一电极施加第一电压，对所述第二电极施加第二电压；第一电压小于第二电压；
18.或者，
19.所述第一半导体层的材料包括p型半导体材料，所述第二半导体层的材料包括n型半导体材料；在所述第一电极和所述第二电极上分别施加不同的电压，包括：
20.对所述第一电极施加第三电压，对所述第二电极施加第四电压；第三电压大于第四电压。
21.根据本技术实施例的再一方面，提供一种相变存储器的制作方法，包括：
22.形成相变存储单元，所述相变存储单元至少包括依次堆叠设置的第一电极、第一半导体层、相变存储层、第二半导体层、第二电极；其中，
23.在所述第一电极和所述第二电极接收电压时，所述第一电极与所述第二电极之间形成第一电场，且所述第一半导体层与所述第二半导体层之间形成第二电场，所述第二电场的方向与所述第一电场的方向相反，所述第二电场用于限制所述相变存储层中的离子相所述第一电极和所述第二电极的方向扩散。
24.上述方案中，所述形成相变存储单元包括：
25.在所述第一电极上形成第一半导体材料层，对所述第一半导体材料层进行p型掺杂，以形成所述第一半导体层；在所述相变存储层上形成第二半导体材料层，对所述第二半导体材料层进行n型掺杂，以形成所述第二半导体层；
26.或者，
27.在所述第一电极上形成第一半导体材料层，对所述第一半导体材料层进行n型掺杂，以形成所述第一半导体层；在所述相变存储层上形成第二半导体材料层，对所述第二半导体材料层进行p型掺杂，以形成所述第二半导体层。
28.上述方案中，所述形成所述第一半导体层和/或所述第二半导体层，包括：
29.采用热扩散工艺或掺杂工艺，形成所述第一半导体层和/或所述第二半导体层。
30.本技术实施例提供一种相变存储器及其控制方法和制作方法，其中，所述相变存储器，包括：相变存储单元，所述相变存储单元至少包括依次堆叠设置的第一电极、第一半导体层、相变存储层、第二半导体层、第二电极；其中，在所述第一电极和所述第二电极接收电压时，所述第一电极与所述第二电极之间形成第一电场，且所述第一半导体层与所述第二半导体层之间形成第二电场，所述第二电场的方向与所述第一电场的方向相反，所述第
二电场用于限制所述相变存储层中的离子向所述第一电极和所述第二电极的方向扩散。本技术各实施例中，在沿相变存储层厚度方向的两侧构建了第一半导体层和第二半导体层，在通过第一电极和所述第二电极对相变存储层施加的电压时，第一电极和第二电极间形成第一电场，第一半导体层和第二半导体层间同步形成了与第一电场方向相反的第二电场，所述第二电场，在一定程度上削弱了第一电场的作用下相变存储层中离子随着电场方向发生迁移情况。在对相变存储器进行set和reset操作，特别是进行大电流的reset操作时，相变存储层中离子的扩散现象得到了缓解，如此，可以提高存储单元的读写次数，从而提高相变存储器的性能。
附图说明
31.图1a至图1c为相关技术提供的相变存储单元循环失效后相变存储层中各元素的能谱(energy dispersive spectrometer，eds)图；
32.图2a和图2b为本技术实施例提供的一些相变存储单元的剖面示意图；
33.图3a至图3d为本技术实施例提供的一种相变存储器控制过程中相变存储单元在不同状态下的剖面示意图。
34.附图标记说明
35.100-相变存储单元；101-第一电极；102-第一半导体层；103-相变存储层；104-第二半导体层；105-第二电极；106-选通层；107-第三电极；ef1-第一电场；ef2-第二电场；hc-空穴载流子；ec-电子载流子；pc-正电杂质；nc-负电杂质；re-电性排斥；pi-正电离子；ni-负电离子。
具体实施方式
36.以下结合说明书附图及具体实施例对本公开的技术方案做进一步的详细阐述。
37.在本公开实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。
38.在本公开实施例中，术语“a与b接触”包含a与b直接接触的情形，或者a、b两者之间还间插有其它部件而a间接地与b接触的情形。
39.在本公开实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。并且，层可以包括多个子层。
40.可以理解的是，本公开中的“在
……
上”、“在
……
之上”和“在
……
上方”的含义应当以最宽方式被解读，以使得“在
……
上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括“在”某物“上”且其间有居间特征或层的含义。
41.需要说明的是，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其它实施方式。
42.为了便于描述，本技术实施例及附图中z轴表示堆叠层堆叠的方向，x轴与y轴表示与堆叠的方向垂直的两个正交方向。
43.相变存储器基于存储单元的相变材料的电阻改变(例如，处于高电阻状态或低电阻状态)来存储数据。相变存储器具有无晶体管的交叉点架构，该架构使存储单元位于垂直导体的相交处，这里的垂直导体包括彼此垂直相交的字线(word line，wl)与位线(bit line，bl)，wl和bl一般由图案化工艺之后形成的20nm/20nm等幅线宽(line/space，l/s)构成。
44.不同于以电荷形式存储数据的dram和flash，相变存储器是利用相变材料的结晶态和非结晶态的特性来存储数据，对相变材料用不同的电脉冲诱导，在非结晶态和结晶态之间进行快速和可逆的相变。使用电流加热，使得相变材料从非结晶态转化为结晶态，这一过程称为set(置位)操作；或者，使得相变材料从结晶态转换为非结晶态，这一过程称为reset(复位)操作。相变材料的这种状态的变化就可以表示一个比特的数据“0”或“1”。相变存储器写“0”，是一个高温淬火的过程，对相变材料施加一个时间很短，强度很高的电脉冲，使其温度上升到熔点以上之后迅速经历退火，相变材料将由熔融状态进入非结晶状态，即高阻态；相变存储器写“1”，是一个中温结晶的过程，对相变材料施加一个时间较长，强度中等的电脉冲进行加热，使其温度上升结晶温度以上、融化温度以下，导致其结晶，相变材料进入结晶状态，即低阻态。需要时说明的是，相变存储器写“0”和“1”时，对相变材料施加的电脉冲的电场的方向是一致的，只是电脉冲的时长和强度不同。
45.相变存储器发生相变时的时间、温度和电流三者之间的存在一定的关系，在写操作模式下，如果数据是“1”，字线选通，写电流通过位线注入相变存储器，加热相变材料。相变材料的温度大于融化(melting)温度，相变材料变为非结晶态，此时需要的电流(amorphizing reset pulse)为相变的reset电流，然后迅速减小注入电流，使相变材料的温度迅速下降，相变材料来不及变为结晶态，因此锁定在非晶态，处于高阻状态，把信号“1”存储在非结晶的状态。如果数据是“0”，字线选通，写电流(crystallization set pulse)通过位线bl注入相变存储器，加热相变材料。相变材料的温度大于结晶(crystalliza tion)温度且小于融化(melting)温度，并保持一段时间，相变材料变为结晶态。相变材料锁定在结晶态，处于低阻状态，把信号“0”存储在结晶的状态。
46.pcram的存储单元中最为核心的是以硫系化合物(例如gst材料，具体如，ge2sb2te5)为基础的相变材料。对于pcram来说，需要我们对存储单元进行反复的读写。由于在读写操作过程中，尤其是对器件进行reset操作时会施加很大的电场以及电流，从而使得存储单元中的相变材料中的离子非常容易随着电场方向发生迁移，从而导致器件失效。相变材料中离子的扩散现象直接影响到了存储单元的读写次数，影响了器件的性能。
47.图1a至图1c为相关技术提供的相变存储单元循环失效后相变存储层中各元素的能谱图，其中，相变存储单元中相变存储层的材料为gst材料。需要说明的是，图中黑色虚线框表示循环失效后所述相变存储层的所在区域，所述相变存储层沿z轴延伸，所述相变存储层在z轴方向上的上下两端分别理解为在读写过程中的阳极和阴极；其中，由阳极指向阴极的方向可以理解为施加在相变存储层两端的电压所产生的电场的方向；图中黑色虚线框中的灰黑色点的分布表示相变存储单元中元素的分布；图中黑框白色箭头表示循环失效后相变存储层中元素的扩散现象的方向，可以理解为离子沿电场方向扩散。
48.如图1a所示，循环失效后相变存储层中te元素分布情况，可以看出te元素主要在阳极端分布，相比而言在阴极端几乎不存在。同样，如图1b所示，循环失效后相变存储层中sb元素分布情况，可以看出sb元素主要在阳极端分布，相比而言在阴极端几乎不存在。而如图1c所示，循环失效后相变存储层中ge元素分布情况，可以看出ge元素主要在阳极端和阴极端分布，相比而言在阳极端和阴极之间几乎不存在。相变存储单元中te、sb、ge元素均出现了分布不均匀的现象，且倾向于在阳极端分布或阴极端分布。相变存储单元的材料为gst材料，对相变存储单元进行反复的读写过程中，其中ge离子带正电，sb和te离子带负电，在电极所产生的电场作用下，ge离子会向着阴极迁移(如图1c所示)，而sb和te离子会向着阳极迁移(如图1a和图1b所示)。由于te、sb、ge离子的迁移，使得相变材料成分发生了改变，导致相变存储单元无法进行set以及reset，存储单元的读写次数截止，器件由此失效。
49.为了解决上述问题中至少之一，本技术实施例提供一种相变存储器及其控制方法和制作方法。本技术实施例提供的相变存储单元能够增大相变存储器的循环次数，从而提升相变存储器的性能。
50.图2a和图2b为本技术实施例提供的一些相变存储单元的剖面示意图。
51.如图2a所示，本技术实施例提供一种相变存储器，包括：
52.相变存储单元100，所述相变存储单元100至少包括依次堆叠设置的第一电极101、第一半导体层102、相变存储层103、第二半导体层104、第二电极105；其中，
53.在所述第一电极101和所述第二电极105接收电压时，所述第一电极101与所述第二电极105之间形成第一电场ef1，且所述第一半导体层102与所述第二半导体层104之间形成第二电场ef2，所述第二电场ef2的方向与所述第一电场ef1的方向相反，所述第二电场ef2用于限制所述相变存储层103中的离子向所述第一电极101和所述第二电极105的方向扩散。
54.需要说明的是，本技术实施例中可以通过不同的方式产生所述第二电场ef2，如电荷激发的电场或者变化的磁场激发的电场等。
55.例如变化的磁场激发的电场可以是电磁场(电磁场是有内在联系、相互依存的电场和磁场的统一体的总称，随时间变化的电场产生磁场，随时间变化的磁场产生电场，两者互为因果，形成电磁场)。在所述第一半导体层102与所述第二半导体层104接收随时间变化的电压(可以理解为随时间变化的第一电场ef1)的作用下产生磁场，同时在所述磁场随时间变化的情况下产生电场，例如，在所述磁场随时间增大的况下，产生的电场的方向与所述第一电场ef1方向相反。
56.例如电荷激发的电场可以是扩散电场，由于半导体层(如上述第一半导体层102和第二半导体层104)中存在的载流子，在半导体层与相变存储层103的界面处由于载流子(可以理解为电荷)的扩散而形成扩散电场。在所述第一半导体层102与所述第二半导体层104接收外电场(可以理解为第一电场ef1)的作用下，由于半导体层中载流子重新分布而形成电场。
57.为便于理解本技术所述第二电场ef2的形成，以下行文以电荷激发的电场的方式进行举例说明。
58.实际应用中，所述第一电场ef1可以理解为通过所述第一电极101和所述第二电极105对相变存储单元100施加的电脉冲，所述电脉冲诱导所述相变存储层103的材料在非结
晶态和结晶态之间进行快速和可逆的相变，所述相变存储层103的材料这种状态的变化就可以表示一个比特的数据“0”或“1”。所述第二电场ef2可以理解为，由于所述第一半导体层102和所述第二半导体层104的存在，在所述第一电场ef1作用下派生出的与所述第一电场ef1方向相反的电场。
59.具体地，在写操作过程中，尤其是对器件进行reset操作时会对相变材料施加一个时间很短，强度很高的电脉冲(可以理解为第一电场ef1)，使其温度上升到融化温度以上；从而使得所述相变存储层103中的离子在融化温度场的作用下活性变高，更容易在所述第一电场ef1的作用下随着电场方向发生迁移；与此同时，由于本技术实施例中，在沿所述相变存储层103的两侧构建了所述第一半导体层102和所述第二半导体层104，在通过所述第一电极101和所述第二电极105对相变存储单元100施加的电压时，第一电极和第二电极间形成第一电场，所述第一半导体层102和所述第二半导体层104间同步形成了与所述第一电场ef1方向相反的所述第二电场ef2，所述第二电场ef2削弱了所述第一电场ef1的作用下所述相变存储层103中离子随着电场方向发生迁移情况；尤其是在融化温度场的作用下，所述相变存储层103中离子活性变得更高，所述相变存储层103中离子更容易在所述第一电场ef1的作用下发生迁移的情况，所述第二电场ef2使得这种情况得到改善。这种自适应的所述第二电场ef2可以随着所述第一电场ef1的增强而增强，从而可以不断提高阻碍所述相变存储层103中离子扩散的能力。这种自适应的所述第二电场ef2可以对所述相变存储层103中任何带电离子都能起到抑制扩散的作用。对器件进行set和reset操作，特别是进行大电流的reset操作时，相变材料中离子的扩散现象得到部分缓解，可以提高存储单元的读写次数，增强了器件的性能。
60.在一些实施例中，如图2a所示，所述第一半导体层102的材料包括n型半导体材料，所述第二半导体层104的材料包括p型半导体材料；所述第一电极101与所述第二电极105接收的电压差小于零；
61.或者，
62.所述第一半导体层的材料包括p型半导体材料，所述第二半导体层的材料包括n型半导体材料；所述第一电极与所述第二电极接收的电压差大于零。
63.所述第一半导体层102和所述第二半导体层104的掺杂类型需要结合与施加在相变存储层103的两端的电压而形成的电场(第一电场ef1)的方向进行匹配。也就是说，设计确定了施加在相变存储层103的两端的电压而形成的电场(第一电场ef1)的方向，也就决定了制造工艺中所述第一半导体层102和所述第二半导体层104的掺杂类型；或者可以理解为，位于所述相变存储层103的两端的所述第一半导体层102和所述第二半导体层104的掺杂类型确定后，也就决定了施加在相变存储层103的两端的电压而形成的电场(第一电场ef1)的方向。
64.实际应用中，所述第一半导体层102和所述第二半导体层104的掺杂类型应为不同的掺杂类型：所述第一半导体层102为n型掺杂的半导体层，所述第二半导体层104为p型掺杂的半导体层，或者，所述第一半导体层102为p型掺杂的半导体层，所述第二半导体层104为n型掺杂的半导体层。
65.示例性的，所述第一半导体层102的材料包括n型半导体材料，所述第二半导体层104的材料包括p型半导体材料；对所述第一电极101施加第一电压，对所述第二电极105施
加第二电压；第一电压小于第二电压，所述第二电压减去第一电压的值可以理解为通过所述第一电极101和所述第二电极105对相变存储单元100施加的电压，所述电压诱导所述相变存储层103的材料在非结晶态和结晶态之间进行快速和可逆的相变。
66.所述第一半导体层102的材料包括n型半导体材料，对所述第一电极101施加第一电压，所述第二半导体层104的材料包括p型半导体材料，对所述第二电极105施加第二电压，且第一电压小于第二电压，所述第一半导体层102和所述第二半导体层104对所述相变存储层103同步形成了与所述第一电场ef1的电场方向相反的所述第二电场ef2，所述第二电场ef2削弱了所述第一电场ef1的作用下所述相变存储层103中的离子随着所述第一电场ef1的电场方向发生迁移情况。
67.这里，所述相变存储层的材料包括硫系化合物为基础的相变材料。示例性的，所述相变存储层的材料包括二元相变材料，例如gasb、insb、inse、sb2te3、sb7te3、gete等；三元相变材料，例如ge2sb2te5、ge1sb4te7、insbte、gasete、等；四元相变材料，例如aginsbte、getesbs、geteinga等。
68.所述半导体材料包括单体元素半导体材料，例如硅、锗等；二元化合物半导体材料，例如碳化硅、硅锗、氮化镓、磷化铟、砷化镓、砷化铟、氧化锌、硫化锌等；三元化合物半导体材料，例如镓铟氮(ga
x
in
1-x
p)、镓铟磷(ga
x
in
1-x
n)等。
69.在所述半导体材料中掺杂有p型掺杂剂形成所述p型半导体材料，所述p型掺杂剂包括硼、铝、镓、铟中的至少之一。在所述半导体材料中掺杂有n型掺杂剂形成所述n型半导体材料，所述n型掺杂剂包括氮、磷、砷、锑中的至少之一。
70.在一些实施例中，所述p型半导体材料中掺杂剂的浓度范围为1e16atom/cm3至1e21 atom/cm3；所述n型半导体材料中掺杂剂的浓度范围为1e16atom/cm3至1e21 atom/cm3。
71.在一些实施例中，所述相变存储层的材料中包含的元素与所述第一半导体层、所述第二半导体层的材料中包含的元素均不同。
72.示例性的，所述相变存储层的材料包括硫系化合物为基础的相变材料，例如，ge
x
sbytez、；则所述第一半导体层、所述第二半导体层的材料均为不含有锗或锑或碲的半导体材料，且p型掺杂剂及n型掺杂剂中均不含有锗或锑或碲的掺杂剂。
73.可以理解的是，当所述相变存储层的材料与所述第一半导体层的材料中均存在某一元素，如锑时，在所述第一半导体层的材料中掺杂的锑的浓度远远小于所述相变存储层的材料中锑的浓度，由于元素扩散驱动力的存在使得锑有由高浓度扩散至低浓度的趋势，在所述第一半导体层与所述相变存储层之间的界面处，所述相变存储层的材料中高浓度的锑抑制了所述第一半导体层的材料中掺杂元素锑向所述相变存储层中扩散，从而不利于通过所述第一半导体层和所述相变存储层接触构建界面内电场(参见下述图3a相关描述)。
74.在一些实施例中，所述相变存储单元100还包括：设置在所述第二电极105上方或者设置在所述第一电极101下方的选通层106、第三电极107。
75.如图2b所示，示例性地，所述相变存储单元100还包括：设置在所述第二电极105上方的选通层106、第三电极107。
76.需要说明的是，上述第一电极101、第二电极105以及第三电极107表示的相变存储单元中的电极层，其包括的材料可以相同或者不同，不同的附图标记只是为了区分电极层
位置上的不同，而不必用于描述特定的顺序或先后次序。电极层的材料可包括非晶碳，例如α相碳。所述电极层用于传导电信号。
77.可以理解的是，实际应用时，当选通层导通时，第三电极107上的电压传递给第二电极105。所述选通层106的材料可包括：阈值选择开关(ovonic threshold sitching，ots)材料，例如znateb、geateb、nbaob或者siaasbtec等，其中，a、b、c表示为化学计量数。
78.实际应用中，第一电压和第二电压可以分别通过字线和位线施加到第一电极和第二电极上。
79.位线可以沿x方向延伸，字线l可以沿y方向延伸，相变存储单元沿z方向堆叠；其中，位线、相变存储单元100(参考上图2a)以及字线由下至上依次堆叠设置的。位线和字线平行于同一平面且彼此垂直，所述相变存储单元100与所述位线和字线均垂直。需要说明的是，位线和字线位置也可以相互调换。
80.位线和字线的材料包括导电材料。导电材料包括但不限于钨(w)、钴(co)、铜(cu)、铝(al)、多晶硅、掺杂硅、导电氮化物或其任何组合。位线和字线可以具有相同的导电材料，也可以具有不同的导电材料。
81.需要强调的是，设置位线的第一平面和设置字线的第二平面平行，且第一平面与第二平面不重叠。相变存储单元位于第一平面和第二平面之间，且相变存储单元与第一平面和第二平面均垂直。
82.本技术实施例提供一种相变存储器的控制方法，包括：所述相变存储器包括相变存储单元，所述相变存储单元至少包括依次堆叠设置的第一电极、第一半导体层、相变存储层、第二半导体层、第二电极；所述控制方法包括：
83.在所述第一电极和所述第二电极上分别施加不同的电压，以在所述第一电极与所述第二电极之间形成第一电场，且在所述第一半导体层与所述第二半导体层之间形成第二电场；其中，所述第二电场的方向与所述第一电场的方向相反，所述第二电场用于限制所述相变存储层中的离子向所述第一电极和所述第二电极的方向扩散。
84.继续参考上述图2a，在一些实施例中，所述第一半导体层102的材料包括n型半导体材料，所述第二半导体层104的材料包括p型半导体材料；所述在所述第一电极101和所述第二电极105上分别施加不同的电压，包括：
85.对所述第一电极101施加第一电压，对所述第二电极105施加第二电压；第一电压小于第二电压；
86.或者，
87.所述第一半导体层的材料包括p型半导体材料，所述第二半导体层的材料包括n型半导体材料；在所述第一电极和所述第二电极上分别施加不同的电压，包括：
88.对所述第一电极施加第三电压，对所述第二电极施加第四电压；第三电压大于第四电压。
89.在一些具体实施例中，所述相变存储器包括存储单元阵列和与所述存储单元阵列耦接的外围电路；其中，
90.存储单元阵列包括依次层叠设置的第一地址线、相变存储单元及第二地址线，相变存储单元与所述第一地址线和第二地址线均垂直；所述存储单元包括前述实施例中所述的存储单元；
91.所述外围电路包括：控制逻辑、与所述控制逻辑耦接且被所述控制逻辑控制的电压产生器及地址线驱动器；
92.所述控制逻辑被配置为：
93.接收写命令；
94.响应于所述写命令，在所述第一半导体层102的材料包括n型半导体材料，所述第二半导体层104的材料包括p型半导体材料时，控制所述电压产生器产生第一电压和第二电压(第一电压小于第二电压)；控制地址线驱动器将第一电压施加在与第一电极耦接的第一地址线上，并将第二电压施加在与第二电极耦接的第二地址线上；
95.或者，
96.响应于所述写命令，在所述第一半导体层102的材料包括p型半导体材料，所述第二半导体层104的材料包括n型半导体材料时，控制所述电压产生器产生第三电压和第四电压(第三电压大于第四电压)；控制地址线驱动器将第三电压施加在与第一电极耦接的第一地址线上，并将第四电压施加在与第二电极耦接的第二地址线上。
97.这里，所述第一地址线和第二地址线即分别为前面所描述的字线、位线。所述第一电压与第二电压之间电压差形成的电脉冲以及所述第三电压与第四电压之间电压差形成的电脉冲用于实现所述写命令时相变材料晶态和非晶态的变化。所述第一电压可以与第三电压相同，所述第二电压可以与第四电压相同。
98.图3a至图3d为本技术实施例提供的一种相变存储器控制过程中相变存储单元在不同状态下的剖面示意图；所述相变存储单元可以理解为图2a和图2b所示的一些相变存储单元。为便于理解本技术，如图2a和图3a至图3d所示，示例性的，所述第一半导体层102的材料包括n型半导体材料，所述第二半导体层104的材料包括p型半导体材料，所述相变存储层103的材料包括ge
x
sbytez；所述第一电极接收的电压小于所述第二电极接收的电压。
99.如图2a和图3a所示，在所述第一电极和所述第二电极并未接收的电压时，并未有电压传导至所述第一半导体层102和所述第二半导体层104。此时，包括n型半导体材料的第一半导体层102中包含大量的电子载流子ec；包括p型半导体材料所述第二半导体层104中包含大量的空穴载流子hc。
100.如图2a和图3b所示，在所述第一电极和所述第二电极接收的电压，所述第一电极接收的电压小于所述第二电极接收的电压时，所述第一电极传导至所述第一半导体层102的电压小于与所述第二电极传导至所述第二半导体层104的电压，形成第一电场ef1(第一电场的方向由第二半导体层104指向第一半导体层102)。并且，在所述第一电场ef1的作用下，所述第一半导体层102中部分电子载流子ec向所述第二半导体层104的方向移动。
101.如图2a和图3c所示，所述第一半导体层102中由于电子载流子ec迁移走，形成了正电杂质pc；所述第二半导体层104中由于电子载流子ec迁移来，形成了负电杂质nc。基于所述正电杂质pc和负电杂质nc，所述第一半导体层102与所述第二半导体层104之间形成第二电场ef2(第二电场的方向由第一半导体层102指向第二半导体层104)，所述第二电场ef2的方向与所述第一电场ef1的方向相反。
102.如图2a和图3d所示，在所述第一界面(第一半导体层与相变存储层接触处)附近，由于所述正电杂质pc的存在，由同性电荷相互电性排斥er的作用，可以防止带正电ge离子朝所述第一界面处扩散；在所述第二界面(第二半导体层与相变存储层接触处)附近，由于
所述负电杂质nc的存在，由同性电荷相互电性排斥er的作用，可以防止带负电te离子、sb离子朝所述第二界面处扩散。从而，所述第二电场ef2能够缓解所述相变存储层103中的离子向所述第一电极101和所述第二电极105的方向扩散。
103.本技术实施例提供一种相变存储器的制作方法，包括：
104.形成相变存储单元，所述相变存储单元至少包括依次堆叠设置的第一电极、第一半导体层、相变存储层、第二半导体层、第二电极；其中，
105.在所述第一电极和所述第二电极接收电压时，所述第一电极与所述第二电极之间形成第一电场，且所述第一半导体层与所述第二半导体层之间形成第二电场，所述第二电场的方向与所述第一电场的方向相反，所述第二电场用于限制所述相变存储层中的离子相所述第一电极和所述第二电极的方向扩散。
106.继续参考上述图2a，在一些实施例中，所述形成相变存储单元包括：
107.在所述第一电极上形成第一半导体材料层，对所述第一半导体材料层进行p型掺杂，以形成所述第一半导体层；在所述相变存储层上形成第二半导体材料层，对所述第二半导体材料层进行n型掺杂，以形成所述第二半导体层；
108.或者，
109.在所述第一电极101上形成第一半导体材料层，对所述第一半导体材料层进行n型掺杂，以形成所述第一半导体层102；在所述相变存储层103上形成第二半导体材料层，对所述第二半导体材料层进行p型掺杂，以形成所述第二半导体层104。
110.实际应用中，可以采用包括但不限于物理气相沉积(physical vapor deposition，pvd)、化学气相沉积(chemical vapor deposition，cvd)工艺或原子层沉积(atomic layer deposition，ald)工艺，形成所述第一半导体层和/或所述第二半导体层。
111.在一些实施例中，所述形成所述第一半导体层和/或所述第二半导体层，包括：
112.采用热扩散工艺或掺杂工艺，形成所述第一半导体层和/或所述第二半导体层。
113.采用热扩散工艺，沉积不含有掺杂剂元素掺入的本征半导体材料层，可以采用包括但不限于pvd、cvd工艺或原子层沉积ald工艺，在沉积本征半导体材料层后，通过采用离子注入(ion implantation，imp)工艺含有掺杂剂元素的离子掺入所述本征半导体材料层中，再通过热扩散工艺激活掺入所述本征半导体材料层中的掺杂剂元素；进而形成所述第一半导体层和/或所述第二半导体层。
114.也可以采用掺杂工艺，如原位掺杂工艺，沉积具有掺杂剂元素掺入的半导体材料层，可以采用包括但不限于pvd、cvd工艺或原子层沉积ald工艺，在沉积半导体材料层的同时通入含有掺杂剂元素的气体，边沉积半导体材料层的同时也进行了掺杂剂元素的掺入处理；进而形成所述第一半导体层和/或所述第二半导体层。
115.本技术实施例提供的相变存储器的制造方法制造得到的相变存储器与上述实施例中的相变存储器类似，对于本技术实施例未详尽披露的技术特征，请参照上述实施例进行理解，这里，不再赘述。
116.应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本技术的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本技术的各种实施
例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本技术实施例的实施过程构成任何限定。上述本技术实施例序号仅仅为了描述，不代表实施例的优劣。
117.本技术所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。
118.以上所述，仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应以所述权利要求的保护范围为准。