上电防过冲电路、芯片及电子设备的制作方法

技术特征：
1.一种上电防过冲电路，其特征在于，包括：电流镜电路，所述电流镜电路用于在电源上电过程中产生第一电流信号；势差电路，连接于所述电流镜电路，所述势差电路用于在电源上电过程中产生第二电流信号，并在所述势差电路与所述电流镜电路的连接节点输出势差信号；电荷泄放电路，连接于所述连接节点以及目标电路，并用于根据所述势差信号泄放所述目标电路的电荷。2.根据权利要求1所述的上电防过冲电路，其特征在于，所述第一电流信号大于所述第二电流信号，所述势差信号根据所述第一电流信号和所述第二电流信号之差产生；所述电荷泄放电路被配置为：根据所述势差信号使得所述电荷泄放电路的工作电压大于阈值电压，所述电荷泄放电路导通，以使得所述目标电路的电压输出端口通过所述电荷泄放电路释放电荷。3.根据权利要求1所述的上电防过冲电路，其特征在于，所述电流镜电路包括：第一电流支路，所述第一电流支路用于在所述电源上电过程中产生初始电流信号；以及第二电流支路，与所述第一电流支路连接，用于镜像所述初始电流信号，并产生所述第一电流信号。4.根据权利要求3所述的上电防过冲电路，其特征在于，所述第一电流支路包括第一晶体管和电容，所述第一晶体管的第一端与所述电源连接，第二端与所述电容的一端连接，所述第一晶体管的控制端与所述第二电流支路连接，所述电容的另一端接地，所述第一晶体管的第二端还与所述第一晶体管的控制端连接。5.根据权利要求4所述的上电防过冲电路，其特征在于，所述第二电流支路包括第二晶体管，所述第二晶体管的第一端与所述电源连接，所述第二晶体管的第二端与所述势差电路连接，所述第二晶体管的控制端与所述第一晶体管的控制端连接。6.根据权利要求5所述的上电防过冲电路，其特征在于，所述第二晶体管尺寸为所述第一晶体管尺寸的预设倍数。7.根据权利要求1所述的上电防过冲电路，其特征在于，所述势差电路包括第三晶体管，所述第三晶体管的第一端与所述电流镜电路连接，所述第三晶体管的控制端接收偏置电压，所述第三晶体管的第二端接地。8.根据权利要求1所述的上电防过冲电路，其特征在于，所述电荷泄放电路包括第四晶体管，所述第四晶体管的第一端与所述目标电路的电压输出端口连接，所述第四晶体管的控制端与所述连接节点连接，所述第四晶体管的第二端接地。9.根据权利要求5所述的上电防过冲电路，其特征在于，所述防过冲电路还包括第五晶体管、第六晶体管和第七晶体管，其中：所述第五晶体管的第一端与所述电源连接，所述第五晶体管的控制端接收第一使能信号，所述第五晶体管的第二端与所述第一晶体管的第二端连接；所述第六晶体管的第一端与所述第一晶体管的第二端连接，所述第六晶体管的第二端接收第二使能信号，所述第六晶体管的第二端与所述电容连接；所述第七晶体管的第一端与所述第六晶体管的第二端连接，所述第七晶体管的控制端接收所述第二使能信号，所述第七晶体管的第二端接地。
10.一种带隙基准电路，其特征在于，包括权利要求1至9任一项所述的上电防过冲电路和带隙基准单元，所述目标电路为所述带隙基准单元，所述防过冲电路与所述带隙基准单元的输出端连接。11.一种线性稳压源电路，其特征在于，包括权利要求1至9任一项所述的上电防过冲电路和线性稳压源单元，所述目标电路为所述线性稳压源单元，所述防过冲电路与所述线性稳压源单元的输出端连接。12.一种防过冲的电压产生电路，其特征在于，包括权利要求1至9任一项所述的上电防过冲电路和电压产生电路，所述目标电路为所述电压产生电路，所述电压产生电路包括带隙基准电路和防过冲的线性稳压源电路。13.一种芯片，其特征在于，包括权利要求1至9任一项所述的上电防过冲电路。14.一种电子设备，其特征在于，包括权利要求13所述的芯片。

技术总结
本申请提出一种上电防过冲电路、芯片及电子设备，该防过冲电路包括：电流镜电路、势差电路和电荷泄放电路，电流镜电路，电流镜电路用于在电源上电过程中产生第一电流信号；势差电路，连接于电流镜电路，势差电路用于在电源上电过程中产生第二电流信号，并在势差电路与所述电流镜电路的连接节点输出势差信号；电荷泄放电路，连接于连接节点以及目标电路，并用于根据势差信号泄放目标电路的电荷。本申请在目标电路上电的过程中，与电压输出端口连接的电荷泄放电路导通，从而可以通过电荷泄放电路释放累积的电荷，从而可以保障目标电路后续连接的电子器件不会因电压过冲而损坏，提高了目标电源电路的稳定性和使用寿命。电源电路的稳定性和使用寿命。电源电路的稳定性和使用寿命。


技术研发人员：余立力
受保护的技术使用者：成都芯海创芯科技有限公司
技术研发日：2022.09.30
技术公布日：2023/1/13