半导体器件和用于生产半导体器件的方法与流程

技术特征：
1.一种晶体管器件，包括：sic半导体本体(100)，其包括第一半导体层(110)和形成在第一半导体层(110)的顶部上的第二半导体层(120)；沟槽结构(2)，其从半导体本体(100)的第一表面(101)延伸通过第二半导体层(120)进入到第一半导体层中；漏极区(31)，其被布置在第一半导体层(110)内；以及多个晶体管单元(1)，每个晶体管单元耦合在漏极区(31)和源极节点(s)之间，其中沟槽结构(2)将第二半导体层(120)划分成多个台面区(121)，其中沟槽结构包括至少一个腔体(22)，以及其中所述多个晶体管单元(2)中的至少之一被至少部分地集成在台面区(121)中的每个中。2.根据权利要求1所述的晶体管器件，其中其中所述至少一个腔体(22)中的压力小于大气压力的1%。3.根据权利要求1或2所述的晶体管器件，其中所述至少一个腔体(22)在半导体本体(100)的竖向方向(z)上延伸到第一半导体层(110)中。4.根据权利要求1至3中的任何一项所述的晶体管器件，其中沟槽结构(2)包括多个平行的第一沟槽(21)，其中台面区(121)中的每个被布置在平行的沟槽(21)中的相应的一对邻近的沟槽之间。5.根据前述权利要求中的任何一项所述的晶体管器件，其中每个晶体管单元(1)包括：第一掺杂类型的漂移区(11)和源极区(12)；第二掺杂类型的本体区(13)，其被布置在漂移区(11)和源极区(12)之间；以及栅极电极(14)，其被布置成与本体区(13)相邻并且被通过栅极电介质与本体区(13)介电绝缘。6.根据前述权利要求中的任何一项所述的晶体管器件，其中每个晶体管单元(1)进一步包括：至少一个第二掺杂类型的补偿区(17)，其被布置成与漂移区(11)相邻。7.根据权利要求6所述的晶体管器件，其中晶体管单元中的每个晶体管单元包括多个补偿区(17)，所述多个补偿区(17)的每个邻接沟槽(21)中的相应的沟槽，并且被在沟槽(21)中的相应的沟槽的纵向方向上彼此间隔开。8.根据权利要求6或7所述的晶体管器件，其中所述至少一个补偿区(17)是注入半导体区。9.根据权利要求5至8中的任何一项所述的晶体管器件，其中栅极电极(14)被布置在与沟槽结构(2)间隔开的沟槽中。10.根据权利要求5至8中的任何一项所述的晶体管器件，其中栅极电极(14)被布置在栅极沟槽(25)中，以及其中栅极沟槽(25)是由沟槽结构(2)的沟槽(21)的区段形成的，并且被布置在封闭腔体(22)的插塞(23)上方。
11.根据权利要求5至8中的任何一项所述的晶体管器件，其中栅极电极(14)被布置在栅极沟槽(25)中，其中栅极沟槽(25)邻接沟槽结构(2)的沟槽(21)并且比沟槽结构(2)的沟槽(21)宽。12.一种方法，包括：在sic半导体本体(100)中形成沟槽结构(2)，使得沟槽结构(2)从半导体本体(100)的第一表面(101)延伸通过第二半导体层(120)进入到第一半导体层(110)中，并且使得沟槽结构(2)将第二半导体层(120)划分成多个台面区(121)；以及至少部分地在台面区(121)的每个中形成至少一个晶体管单元(1)，其中沟槽结构包括至少一个腔体(22)。13.根据权利要求12所述的方法，其中形成沟槽结构(2)包括：形成多个沟槽(21)，每个沟槽从半导体本体(100)的第一表面(101)延伸通过第二半导体层(120)进入到第一半导体层中；在每个沟槽(21)中形成腔体(22)和封闭腔体(22)的插塞(23)。14.根据权利要求13所述的方法，其中形成腔体(22)和插塞(23)包括在每个沟槽中：形成部分地填充相应的沟槽(21)的牺牲插塞(41)；在牺牲插塞(41)的顶部上形成第一插塞(231)；在第一插塞(231)中形成开口(232)；在蚀刻处理中经由开口(232)移除牺牲插塞(41)以形成腔体(22)；以及封闭第一插塞(231)中的开口(232)以形成封闭腔体(22)的插塞(23)。15.根据权利要求12至14中的任何一项所述的方法，其中形成每个晶体管单元(1)包括形成至少一个补偿区(17)，以及其中形成所述至少一个补偿区(17)包括经由沟槽(21)的侧壁(211、212)将掺杂剂原子注入到台面区(121)中。

技术总结
公开了晶体管器件和用于形成晶体管器件的方法。晶体管器件包括：SiC半导体本体(100)，其包括第一半导体层(110)和形成在第一半导体层(110)的顶部上的第二半导体层(120)；沟槽结构(2)，其从半导体本体(100)的第一表面(101)延伸通过第二半导体层(120)进入到第一半导体层中；漏极区(31)，其被布置在第一半导体层(110)内；以及多个晶体管单元(1)，每个晶体管单元耦合在漏极区(31)和源极节点(S)之间。沟槽结构(2)将第二半导体层(120)划分成多个台面区(121)并且包括至少一个腔体(22)。多个晶体管单元(2)中的至少之一被至少部分地集成在台面区(121)的每个中。台面区(121)的每个中。台面区(121)的每个中。


技术研发人员：A
受保护的技术使用者：英飞凌科技股份有限公司
技术研发日：2022.08.15
技术公布日：2023/2/17