光掩模结构、半导体结构及其制造方法与流程

本发明涉及一种光掩模结构、半导体结构及其制造方法，尤其涉及一种可提升半导体工艺的工艺裕度(process window)的光掩模结构、半导体结构及其制造方法。

背景技术：

1、在半导体工艺中，光刻技术扮演着举足轻重的角色。然而，由光刻工艺所形成的光刻胶图案常会发生变形(如，颈缩(necking)、线端缩短(line end shortening)或线端缩小(line end shrinkage))的问题。因此，如何发展出可以防止由光刻工艺所形成的光刻胶图案发生变形的光掩模为持续努力的目标。

技术实现思路

1、本发明提供一种光掩模结构，其可防止由光刻工艺所形成的光刻胶图案发生变形的问题，进而提升半导体工艺的工艺裕度。

2、本发明提供一种半导体结构及其制造方法，其可防止半导体结构中的图案发生变形的问题，进而提升半导体工艺的工艺裕度。

3、本发明提出一种光掩模结构，包括第一布局图案与第二布局图案(layoutpattern)。第二布局图案位于第一布局图案的一侧。第一布局图案与第二布局图案彼此分离。第一布局图案具有彼此相对的第一边与第二边。第二布局图案具有彼此相对的第三边与第四边。第二布局图案的第三边邻近于第一布局图案的第一边。第二布局图案包括超出第一布局图案的末端的第一延伸部。第一延伸部包括突出于第二布局图案的第三边的第一突出部。第一突出部超出第一布局图案的第一边。

4、依照本发明的一实施例所述，在上述光掩模结构中，第一突出部可具有第五边，且第一突出部的第五边可远离第二布局图案的第三边。

5、依照本发明的一实施例所述，在上述光掩模结构中，第一突出部的第五边可与第一布局图案的第二边齐平。

6、依照本发明的一实施例所述，在上述光掩模结构中，还可包括第三布局图案。第三布局图案位于第一布局图案的另一侧。

7、依照本发明的一实施例所述，在上述光掩模结构中，第一布局图案、第二布局图案与第三布局图案可彼此分离。

8、依照本发明的一实施例所述，在上述光掩模结构中，第一突出部与第三布局图案之间的间距可大于或等于设计规则(design rule)所规定的最小间距。

9、依照本发明的一实施例所述，在上述光掩模结构中，第一突出部与第一布局图案之间的间距可大于或等于设计规则所规定的最小间距。

10、依照本发明的一实施例所述，在上述光掩模结构中，第一突出部还可超出第一布局图案的第二边。

11、本发明提出一种半导体结构的制造方法，包括以下步骤。提供衬底。在衬底上形成材料层。通过上述光掩模结构进行光刻工艺，而在材料层上形成图案化光刻胶层。通过图案化光刻胶层作为掩模，对材料层进行图案化，而形成第一图案与第二图案。第二图案位于第一图案的一侧。第一图案与第二图案彼此分离。第一图案具有彼此相对的第五边与第六边。第二图案具有彼此相对的第七边与第八边。第二图案的第七边邻近于第一图案的第五边。第二图案包括超出第一图案的末端的第二延伸部。第二延伸部包括突出于第二图案的第七边的第二突出部。第二突出部超出第一图案的第五边。

12、依照本发明的一实施例所述，在上述半导体结构的制造方法中，第二突出部可具有第九边，且第二突出部的第九边可远离第二图案的第七边。

13、依照本发明的一实施例所述，在上述半导体结构的制造方法中，第二突出部的第九边可与第一布局图案的第六边齐平。

14、依照本发明的一实施例所述，在上述半导体结构的制造方法中，通过图案化光刻胶层作为掩模，对材料层进行图案化的步骤还可形成第三图案。第三图案位于所述第一图案的另一侧。

15、依照本发明的一实施例所述，在上述半导体结构的制造方法中，第一图案、第二图案与第三图案可彼此分离。

16、依照本发明的一实施例所述，在上述半导体结构的制造方法中，第二突出部还可超出第一图案的第六边。

17、本发明提出一种半导体结构，包括衬底与材料层。材料层位于衬底上。材料层包括第一图案与第二图案。第二图案位于第一图案的一侧。第一图案与第二图案彼此分离。第一图案具有彼此相对的第一边与第二边。第二图案具有彼此相对的第三边与第四边。第二图案的第三边邻近于第一图案的第一边。第二图案包括超出第一图案的末端的延伸部。延伸部包括突出于第二图案的第三边的突出部。突出部超出第一图案的第一边。

18、依照本发明的一实施例所述，在上述半导体结构中，突出部可具有第五边，且突出部的第五边可远离第二图案的第三边。

19、依照本发明的一实施例所述，在上述半导体结构中，突出部的第五边可与第一图案的第二边齐平。

20、依照本发明的一实施例所述，在上述半导体结构中，材料层还可包括第三图案。第三图案位于第一图案的另一侧。

21、依照本发明的一实施例所述，在上述半导体结构中，第一图案、第二图案与第三图案可彼此分离。

22、依照本发明的一实施例所述，在上述半导体结构中，突出部还可超出第一图案的第二边。

23、基于上述，本发明所提出的光掩模结构包括第一布局图案与第二布局图案。第一布局图案具有彼此相对的第一边与第二边。第二布局图案具有彼此相对的第三边与第四边。第二布局图案的第三边邻近于第一布局图案的第一边。第二布局图案包括超出第一布局图案的末端的第一延伸部。第一延伸部包括突出于第二布局图案的第三边的第一突出部。第一突出部超出第一布局图案的第一边。因此，在使用本发明所提出的光掩模结构来进行光刻工艺时，可提升光刻工艺的图案保真度(pattern fidelity)。如此一来，在使用本发明所提出的光掩模结构来进行光刻工艺时，可有效地防止由光刻工艺所形成且对应于布局图案(如，第一布局图案及/或第二布局图案)的光刻胶图案发生变形(如，颈缩、线端缩短或线端缩小)的问题，且可提升半导体工艺的工艺裕度。

24、此外，本发明所提出的半导体结构及其制造方法可防止半导体结构中的图案(如，第一图案及/或第二图案)发生变形(如，颈缩、线端缩短或线端缩小)的问题，进而提升半导体工艺的工艺裕度。

25、为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

技术特征：

1.一种光掩模结构，其特征在于，包括：

2.根据权利要求1所述的光掩模结构，其特征在于，所述第一突出部具有第五边，且所述第一突出部的所述第五边远离所述第二布局图案的所述第三边。

3.根据权利要求2所述的光掩模结构，其特征在于，所述第一突出部的所述第五边与所述第一布局图案的所述第二边齐平。

4.根据权利要求1所述的光掩模结构，其特征在于，还包括：

5.根据权利要求4所述的光掩模结构，其特征在于，所述第一布局图案、所述第二布局图案与所述第三布局图案彼此分离。

6.根据权利要求4所述的光掩模结构，其特征在于，所述第一突出部与所述第三布局图案之间的间距大于或等于设计规则所规定的最小间距。

7.根据权利要求1所述的光掩模结构，其特征在于，所述第一突出部与所述第一布局图案之间的间距大于或等于设计规则所规定的最小间距。

8.根据权利要求1所述的光掩模结构，其特征在于，所述第一突出部还超出所述第一布局图案的所述第二边。

9.一种半导体结构的制造方法，其特征在于，包括：

10.根据权利要求9所述的半导体结构的制造方法，其特征在于，所述第二突出部具有第九边，且所述第二突出部的所述第九边远离所述第二图案的所述第七边。

11.根据权利要求10所述的半导体结构的制造方法，其特征在于，所述第二突出部的所述第九边与所述第一布局图案的所述第六边齐平。

12.根据权利要求9所述的半导体结构的制造方法，其特征在于，通过所述图案化光刻胶层作为掩模，对所述材料层进行图案化的步骤还形成第三图案，且所述第三图案位于所述第一图案的另一侧。

13.根据权利要求12所述的半导体结构的制造方法，其特征在于，所述第一图案、所述第二图案与所述第三图案彼此分离。

14.根据权利要求9所述的半导体结构的制造方法，其特征在于，所述第二突出部还超出所述第一图案的所述第六边。

15.一种半导体结构，其特征在于，包括：

16.根据权利要求15所述的半导体结构，其特征在于，所述突出部具有第五边，且所述突出部的所述第五边远离所述第二图案的所述第三边。

17.根据权利要求16所述的半导体结构，其特征在于，所述突出部的所述第五边与所述第一图案的所述第二边齐平。

18.根据权利要求15所述的半导体结构，其特征在于，所述材料层还包括：

19.根据权利要求18所述的半导体结构，其特征在于，所述第一图案、所述第二图案与所述第三图案彼此分离。

20.根据权利要求15所述的半导体结构，其特征在于，所述突出部还超出所述第一图案的所述第二边。

技术总结本发明提供一种光掩模结构、半导体结构及其制造方法。上述光掩模结构包括第一布局图案与第二布局图案。第二布局图案位于第一布局图案的一侧。第一布局图案与第二布局图案彼此分离。第一布局图案具有彼此相对的第一边与第二边。第二布局图案具有彼此相对的第三边与第四边。第二布局图案的第三边邻近于第一布局图案的第一边。第二布局图案包括超出第一布局图案的末端的第一延伸部。第一延伸部包括突出于第二布局图案的第三边的第一突出部。第一突出部超出第一布局图案的第一边。上述光掩模结构可防止由光刻工艺所形成的光刻胶图案发生变形的问题，进而提升半导体工艺的工艺裕度。技术研发人员：刘健恒,黄家纬,郑永丰,陈明瑞受保护的技术使用者：联华电子股份有限公司技术研发日：技术公布日：2024/5/27