一种栅极驱动电路及显示面板的驱动方法与流程

本发明涉及显示面板的驱动，尤其涉及到一种栅极驱动电路及显示面板的驱动方法。

背景技术：

1、随着显示技术的不断发展提高，人们对显示面板的显示品质及效果均提出了更高的要求，以增强使用体验。

2、栅极驱动电路(gate driver on array，goa)一直被广泛应用于显示技术领域，传统goa通常包含多个功能单元，每个功能单元由多个tft薄膜晶体管组成，从而实现对显示面板的驱动控制。随着大屏游戏电竞需求和高帧率内容的认知度提升，120hz正在成为高性能显示设备的重要条件，为了实现高刷新率面板，相关技术中，采用dlg技术(dual linegate，dlg)进行驱动。dlg采用一次扫描两个重复行的方式进行，其既能实现带宽节省，也能免除隔行扫描带来的画面粗糙感，从而实现提高刷新率及显示效果的目的。但是，对于三栅极晶体管架构(tri-gate)的显示面板而言，由于tri-gate的像素分布与常规的面板的像素分布方式不同，tri-gate的像素分布中，相邻两行的goa对应的像素颜色不一样，而当直接采用上述dlg技术来提高刷新率实现倍频时，其无法达到倍频的技术效果，刷新率提升效果不理想，进而不利于显示面板显示效果的进一步提高。

3、综上所述，现有的tri-gate架构的显示面板中，其刷新率提升效果不理想，不利于显示面板综合性能的进一步提高。

技术实现思路

1、本发明实施例提供一种栅极驱动电路及显示面板的驱动方法，以有效的改善现有的显示面板在进行驱动时，其刷新率较低，显示效果不理想的技术问题。

2、为解决上述技术问题，本发明实施例的第一方面，提供一种栅极驱动电路，所述栅极驱动电路包括多个级联的栅极驱动单元，第n级所述栅极驱动单元包括：

3、上拉模块，所述上拉模块的输入端与时钟信号线电连接，所述上拉模块的第一输出端与第n级级联线电连接，所述上拉模块的第二输出端与第n级扫描线电连接，且所述上拉模块的控制端与第一节点电连接；

4、上拉控制模块，所述上拉控制模块接入第n-x级扫描信号及第n-x级级联信号，且所述上拉控制模块的一端电性连接于所述第一节点；

5、下拉维持模块，所述下拉维持模块的控制端与所述上拉控制模块的另一端电性连接，所述下拉维持模块的输出端与所述第n级扫描线电连接；以及，

6、下拉模块，所述下拉模块的一端与所述第一节点电连接，所述下拉模块的控制端与第n+x级级联线电连接，且第n级扫描线与第n+3级扫描线同步扫描打开，其中，所述x为3的倍数，所述n为正整数。

7、根据本发明一实施例，所述下拉模块包括第一下拉晶体管以及第二下拉晶体管；

8、其中，所述第一下拉晶体管的栅极与所述第二下拉晶体管的栅极电连接，并接入所述第n+x级级联线。

9、根据本发明一实施例，所述栅极驱动电路还包括第一低电平信号线以及第二低电平信号线，所述第一低电平信号线电性连接于所述第一下拉晶体管，所述第二低电平信号线电性连接于所述第二下拉晶体管。

10、根据本发明一实施例，所述第一下拉晶体管的一端与所述第一节点电连接，所述第一下拉晶体管的另一端与所述第一低电平信号线电连接。

11、根据本发明一实施例，所述第一下拉晶体管与所述第二下拉晶体管所连接的级联线之间的差值为6或9中的任意一个。

12、根据本发明一实施例，所述上拉控制模块包括上拉控制晶体管，所述上拉控制晶体管的源极或漏极中的一个与所述第一节点电连接，所述上拉控制晶体管的源极或者漏极中的另一个接入所述第n-x级扫描线，且所述第n-x级级联线接入所述上拉控制晶体管的栅极。

13、根据本发明一实施例，所述下拉维持模块还电性连接于低频时钟信号、第一低电平信号以及第二低电平信号。

14、根据本发明一实施例，所述下拉维持模块包括第一维持单元以及第二维持单元；所述低频时钟信号包括第一低频时钟信号以及第二低频时钟信号；

15、其中，所述第一维持单元电性接入所述第一低频时钟信号，所述第二维持单元电性接入所述第二低频时钟信号，且所述第一低频时钟信号与所述第二低频时钟信号保持反相。

16、根据本发明实施例的第二方面，还提供一种显示面板，包括：

17、多个像素行，在列方向依次排布，且每一像素行包括依次相邻的3个子像素行；

18、多条数据信号线以及多条扫描信号线，每一所述数据信号线与对应的子像素列连接，每一所述扫描信号线与对应的子像素行相连接；以及，

19、栅极驱动电路，所述栅极驱动电路与多条所述扫描信号线连接，所述栅极驱动电路包括多个栅极驱动单元，多个所述栅极驱动单元在进行级联时，第n级栅极驱动单元与第n+x级栅极驱动单元依次级联，第n级栅极驱动单元与第n+3级栅极驱动单元对应相同颜色的子像素行；

20、其中，所述显示面板在驱动时，第n级扫描信号线与第n+3级扫描信号线同时打开，所述x为3的倍数，所述n为正整数。

21、根据本发明一实施例，所述显示面板还包括像素电极，所述像素电极与所述像素行内的子像素对应设置，且所述像素电极与所述像素电极两侧的栅极对应的电容值相同。

22、本发明实施例的有益效果：相比现有技术，本申请实施例提供一种栅极驱动电路及显示面板的驱动方法，栅极驱动电路包括多个级联的栅极驱动单元，其包括上拉模块、上拉控制模块、下拉维持模块以及下拉模块。其中，上拉模块的输入端与时钟信号线电连接，上拉控制模块接入第n-x级扫描信号及第n-x级级联信号，下拉维持模块接入第n级扫描线，同时，下拉模块的控制端与第n+x级级联线电连接，且第n级扫描线与第n+3级扫描线同步扫描打开，其中，所述x为3的倍数。本申请实施例中，通过控制不同行中扫描线的同步打开关系，并使得第n+x级级联线对应的栅极驱动单元进行级联，从而提高面板的刷新率，并提高面板的显示效果。

技术特征：

1.一种栅极驱动电路，所述栅极驱动电路包括多个级联的栅极驱动单元，其特征在于，第n级所述栅极驱动单元包括：

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述下拉模块包括第一下拉晶体管以及第二下拉晶体管；

3.根据权利要求2所述的栅极驱动电路，其特征在于，所述栅极驱动电路还包括第一低电平信号线以及第二低电平信号线，所述第一低电平信号线电性连接于所述第一下拉晶体管，所述第二低电平信号线电性连接于所述第二下拉晶体管。

4.根据权利要求3所述的栅极驱动电路，其特征在于，所述第一下拉晶体管的一端与所述第一节点电连接，所述第一下拉晶体管的另一端与所述第一低电平信号线电连接。

5.根据权利要求2所述的栅极驱动电路，其特征在于，所述第一下拉晶体管与所述第二下拉晶体管所连接的级联线之间的差值为6或9中的任意一个。

6.根据权利要求1所述的栅极驱动电路，其特征在于，所述上拉控制模块包括上拉控制晶体管，所述上拉控制晶体管的源极或漏极中的一个与所述第一节点电连接，所述上拉控制晶体管的源极或者漏极中的另一个接入所述第n-x级扫描线，且所述第n-x级级联线接入所述上拉控制晶体管的栅极。

7.根据权利要求1所述的栅极驱动电路，其特征在于，所述下拉维持模块还电性连接于低频时钟信号、第一低电平信号以及第二低电平信号。

8.根据权利要求7所述的栅极驱动电路，其特征在于，所述下拉维持模块包括第一维持单元以及第二维持单元；所述低频时钟信号包括第一低频时钟信号以及第二低频时钟信号；

9.一种显示面板的驱动方法，其特征在于，所述显示面板包括：

10.根据权利要求9所述的显示面板的驱动方法，其特征在于，所述显示面板还包括像素电极，其中，所述像素电极与所述像素行内的子像素对应设置，且所述像素电极与所述像素电极两侧的栅极对应的电容值相同。

技术总结本申请实施例提供一种栅极驱动电路及显示面板的驱动方法，栅极驱动电路包括多个级联的栅极驱动单元，其包括上拉模块、上拉控制模块、下拉维持模块以及下拉模块。其中，上拉模块的输入端与时钟信号线电连接，上拉控制模块接入第N‑X级扫描信号及第N‑X级级联信号，下拉维持模块接入第N级扫描线，同时，下拉模块的控制端与第N+X级级联线电连接，且第N级扫描线与第N+3级扫描线同步扫描打开，所述X为3的倍数。本申请实施例中，通过控制不同行中扫描线的同步打开关系，并使得第N+X级级联线对应的栅极驱动单元进行级联，从而提高面板的刷新率，并提高面板的显示效果。技术研发人员：陈艳玲受保护的技术使用者：TCL华星光电技术有限公司技术研发日：技术公布日：2024/5/8