显示面板及其驱动方法与流程

本技术涉及显示，尤其涉及一种显示面板及其驱动方法。

背景技术：

1、液晶显示器(liquid crystal display，lcd)具有机身薄、省电、无辐射等众多优点，得到了广泛的应用；在大尺寸和高刷新率的显示面板开发过程中，双线栅极技术(dualline gate，dlg)受到关注，dlg技术又称为倍频刷新技术，其原理为面板gdl电路同时打开两行扫描线，两行输入同一扫描信号，此模式下，相当于竖向显示的像素数减少一半，在不改变原有硬件和芯片算力的前提下，可达到刷新率翻倍的效果。

2、lcd显示行业中，drd(double row driving)设计目前受到越来越多的应用，因为其可以节省覆晶薄膜(chip on film，cof)数量，降低成本，drd显示面板由于相邻行同一数据线连接的是不同颜色像素，而dlg模式两不同颜色像素显示同一灰阶，无法显示rgb单色画面，显示面板无法正常进行颜色显示，如何drd像素架构下使用dlg技术成为亟待解决的问题。

技术实现思路

1、本技术的目的是提供一种显示面板及其驱动方法，实现drd显示面板在dlg模式的单色显示。

2、本技术公开了一种显示面板，沿数据线方向上，所述显示面板划分为多行子像素，每一行子像素对应设有两条扫描线，两条扫描线分别为第一扫描线和第二扫描线，所述第一扫描线连接奇数列子像素，所述第二扫描线连接偶数列子像素，每一行子像素中的相同列子像素的颜色相同，每条数据线连接相邻两列的两个不同颜色的子像素；

3、相邻的两行子像素对应设置四个栅极驱动单元和四条时钟信号线，四个栅极驱动单元分别为第一栅极驱动单元，第二栅极驱动单元，第三栅极驱动单元和第四栅极驱动单元，四条时钟信号线分别为第一时钟信号线，第二时钟信号线，第三时钟信号线和第四时钟信号线；

4、其中，当前行子像素对应的第一扫描线通过第一栅极驱动单元连接第一时钟信号线，当前行子像素对应的第二扫描线通过第一栅极驱动单元连接第三时钟信号线；下一行子像素对应的第一扫描线通过第三栅极驱动单元连接第二时钟信号线，下一行子像素对应的第二扫描线通过第四栅极驱动单元连接第四时钟信号线。

5、可选的，所述显示面板包括刷新率调整模块、时钟信号控制模块以及时序控制模块，所述时钟信号控制模块分别与所述刷新率调整模块和所述时序控制模块连接，所述刷新率调整模块根据刷新率信息生成刷新率控制信号，时序控制模块根据刷新率信息生成时钟信号，所述刷新率调整模块的第一输出端连接所述时钟信号线，并输出对应的时钟信号至所述时钟信号线，所述时钟信号控制模块设置在所述栅极驱动单元与所述时钟信号线之间，所述刷新率调整模块第二输出端连接所述时钟信号控制模块，并输出刷新率控制信号以控制所述时钟信号线与栅极驱动单元之间的连通，实现不同刷新率的画面显示。

6、可选的，所述时钟信号控制模块包括第一控制电路和第二控制电路，所述第一控制电路包括第一控制开关和第二控制开关，所述第二控制电路包括第三控制开关和第四控制开关，所述第一控制开关和第二控制开关的控制端连接第一控制信号线，所述第一开关的输入端连接第一时钟信号线，输出端分别连接第三控制开关的输出端和第三栅极驱动单元，所述第二控制开关的输入端连接第三时钟信号线，输出端分别连接第四控制开关的输出端和所述第四栅极驱动单元；所述第三控制开关和第四控制开关的控制端连接第二控制信号线，所述第三开关的输入端连接所述第二时钟信号线，输出端连接第三栅极驱动单元，所述第四开关的输入端连接所述第四时钟信号线，输出端连接第四栅极驱动单元。

7、可选的，所述显示面板包括保护电路，所述保护电路包括第五控制开关和第六控制开关，所述第五控制开关的输入端和控制端连接第一控制信号线，输出端连接第一控制开关的控制端；所述第六控制开关的输入端和控制端连接第一控制信号线，输出端连接第二控制开关的控制端。

8、可选的，所述显示面板还包括第一存储电路和第二存储电路，所述第一存储电路的一端连接所述第一控制开关的控制端，一端连接所述第三控制开关的输出端与所述第三栅极驱动单元之间，所述第二存储电路的一端连接所述第二控制开关的控制端，一端连接所述第四控制开关的输出端与所述第四栅极驱动单元之间。

9、本技术还公开了一种显示面板的驱动方法，用于驱动如上任一所述的显示面板，所述驱动方法包括步骤：

10、输出帧起始信号至相邻两行子像素对应的第一栅极驱动单元至第四栅极驱动单元；以及

11、依次输出第一时钟信号至第一栅极单元，第二时钟信号至第三栅极单元，第三时钟信号至第二栅极单元，第四时钟信号至第四栅极单元以生成对应的栅极驱动信号至相邻两行子像素进行驱动显示。

12、可选的，所述显示面板包括刷新率调整模块、时钟信号控制模块以及时序控制模块，所述时钟信号控制模块分别与所述刷新率调整模块和所述时序控制模块连接，所述刷新率调整模块的第一输出端连接所述时钟信号线，所述时钟信号控制模块设置在所述栅极驱动单元与所述时钟信号线之间，所述刷新率调整模块第二输出端连接所述时钟信号控制模块，所述依次输出第一时钟信号至第一栅极单元，第二时钟信号至第三栅极单元，第三时钟信号至第二栅极单元，第四时钟信号至第四栅极单元以生成对应的栅极驱动信号至相邻两行子像素进行驱动显示的步骤包括：

13、所述刷新率调整模块根据刷新率信息生成刷新率控制信号，时序控制模块根据刷新率信息生成时钟信号；

14、刷新率控制信号控制所述时钟信号线与栅极驱动单元之间的连通或关断，分时输入第一时钟信号，第二时钟信号，第三时钟信号和第四时钟信号至对应的栅极驱动单元，或同时输出第一时钟信号至第一栅极驱动单元和第三栅极驱动单元，输出第三时钟信号至第二栅极驱动单元和第四栅极单元，实现不同刷新率的画面显示；

15、其中，所述第一时钟信号的上升沿时刻早于第三时钟信号的上升沿。

16、可选的，所述时钟信号控制模块包括第一控制电路和第二控制电路，所述第一控制电路包括第一控制开关和第二控制开关，所述第二控制电路包括第三控制开关和第四控制开关，所述第一控制开关和第二控制开关的控制端连接第一控制信号线，所述第一开关的输入端连接第一时钟信号线，输出端分别连接第三控制开关的输出端和第三栅极驱动单元，所述第二控制开关的输入端连接第三时钟信号线，输出端分别连接第四控制开关的输出端和所述第四栅极驱动单元；所述第三控制开关和第四控制开关的控制端连接第二控制信号线，所述第三开关的输入端连接所述第二时钟信号线，输出端连接第三栅极驱动单元，所述第四开关的输入端连接所述第四时钟信号线，输出端连接第四栅极驱动单元，所述刷新率控制信号控制所述时钟信号线与栅极驱动单元之间的连通或关断，分时输入第一时钟信号，第二时钟信号，第三时钟信号和第四时钟信号至对应的栅极驱动单元，或同时输出第一时钟信号至第一栅极驱动单元和第三栅极驱动单元，输出第三时钟信号至第二栅极驱动单元和第四栅极单元，实现不同刷新率的画面显示的步骤包括：

17、根据刷新率信息生成一组相反电平信号的刷新率控制信号分别输入至第一控制信号线和第二控制信号线；

18、当第一控制信号线接收高电平，第二控制信号线接收低电平时，所述第一控制电路导通时，所述第二控制电路关断，所述第一时钟信号线同时输入第一时钟信号至所述第一栅极驱动单元和第三栅极驱动单元，所述第三时钟信号线同时输入第三时钟信号至所述第二栅极驱动单元和第四栅极驱动单元，所述显示面板实现第一刷新率的画面显示；

19、当第一控制信号线接收低电平，第二控制信号线接收高电平时，所述第二控制电路导通时，所述第一控制电路关断，所述第一时钟信号线输入第一时钟信号至所述第一栅极驱动单元，所述第二时钟信号线输入第二时钟信号至第三栅极驱动单元，所述第三时钟信号线输入第三时钟信号至所述第二栅极驱动单元，所述第四时钟信号线输入第四时钟信号至所述第四栅极驱动单元，所述显示面板实现第二刷新率的画面显示；

20、其中，所述第一刷新率的值为所述第二刷新率的值的两倍。

21、可选的，所述显示面板包括时序控制模块，所述时序控制生成时钟信号至所述时钟信号线，所述当第一控制信号线接收高电平，第二控制信号线接收低电平时，所述第一控制电路导通时，所述第二控制电路关断，所述第一时钟信号线同时输入第一时钟信号至所述第一栅极驱动单元和第三栅极驱动单元，所述第三时钟信号线同时输入第三时钟信号至所述第二栅极驱动单元和第四栅极驱动单元，所述显示面板实现第一刷新率的画面显示的步骤包括：

22、所述时序控制模块接收到刷新率控制信号后只生成第一时钟信号和第三时钟信号。

23、可选的，所述刷新率调整模块根据刷新率信息生成刷新率控制信号，时序控制模块根据刷新率信息生成时钟信号的步骤包括：

24、所述刷新率信息根据下一帧的显示画面生成；

25、所述刷新率控制信号控制所述时钟信号线与栅极驱动单元之间的连通或关断，分时输入第一时钟信号，第二时钟信号，第三时钟信号和第四时钟信号至对应的栅极驱动单元，或同时输出第一时钟信号至第一栅极驱动单元和第三栅极驱动单元，输出第三时钟信号至第二栅极驱动单元和第四栅极单元，实现不同刷新率的画面显示的步骤包括：

26、当下一帧为游戏界面或者视频画面时，生成第一刷新率信息，并根据第一刷新率信息生成第一刷新率控制信号，控制所述第一时钟信号线同时输入第一时钟信号至所述第一栅极驱动单元和第三栅极驱动单元，所述第三时钟信号线同时输入第三时钟信号至所述第二栅极驱动单元和第四栅极驱动单元，所述显示面板实现第一刷新率的画面显示；

27、当下一帧为文字画面时，生成第二刷新率信息，并根据第二刷新率信息生成第二刷新率控制信号，控制所述第一时钟信号线输入第一时钟信号至所述第一栅极驱动单元，所述第二时钟信号线输入第二时钟信号至第三栅极驱动单元，所述第三时钟信号线输入第三时钟信号至所述第二栅极驱动单元，所述第四时钟信号线输入第四时钟信号至所述第四栅极驱动单元，所述显示面板实现第二刷新率的画面显示。

28、相对于在dlg模式无法实现单色显示的drd显示面板方案来说，本技术提供了一种新型的驱动电路，将相邻两行子像素对应的扫描线连接的时钟信号线进行调换，当前行子像素对应的第一扫描线通过第一栅极驱动单元连接第一时钟信号线，当前行子像素对应的第二扫描线通过第一栅极驱动单元连接第三时钟信号线；下一行子像素对应的第一扫描线通过第三栅极驱动单元连接第二时钟信号线，下一行子像素对应的第二扫描线通过第四栅极驱动单元连接第四时钟信号线，因为第一行子像素的奇数列像素与第二子像素的奇数列像素的颜色相同，故在输入第一时钟信号至第一行子像素的奇数列像素后，再输出第二时钟信号至第二行像素的奇数列像素，此时即使输入的灰阶相同，也可以实现单色显示，不需要对任何信号进行改变，十分简单方便。