栅极驱动电路及显示面板的制作方法

本申请涉及显示，具体涉及一种栅极驱动电路及显示面板。

背景技术：

1、在显示面板中，栅极驱动电路包括移位寄存器，移位寄存器用于为晶体管的栅极提供对应的栅极驱动信号。

2、在同一移位寄存器接入两个时钟信号的情况下，需要花费更长的时间才能够完成栅极驱动信号的输出，这不仅会影响显示面板中像素的充电时间，而且不利于提高显示面板的分辨率、刷新率。

技术实现思路

1、本申请提供一种栅极驱动电路及显示面板，以缓解栅极驱动信号的脉冲输出所需时间较长的技术问题。

2、第一方面，本申请提供一种栅极驱动电路，该栅极驱动电路包括移位寄存器，该移位寄存器包括上拉控制模块、上拉模块、下拉控制模块、下拉模块以及拉高控制模块，上拉控制模块根据第一时钟信号控制第一节点的电位；上拉模块与第一节点连接，上拉模块根据第一节点的电位输出高电位的栅极驱动信号；下拉控制模块根据输入信号控制第二节点的电位；下拉模块与第二节点连接，下拉模块根据第二节点的电位控制第二时钟信号的脉冲电位作为低电位的栅极驱动信号，第二时钟信号的脉冲上升沿与第一时钟信号的脉冲下降沿位于同一时刻；拉高控制模块与第一节点、第二节点以及下拉控制模块连接，拉高控制模块根据输入信号的电位和第二节点的电位拉高第一节点的电位，并根据第一节点的电位拉高第二节点的电位。

3、第二方面，本申请提供一种显示面板，该显示面板包括上述的栅极驱动电路。

4、本申请提供的栅极驱动电路及显示面板，通过上拉控制模块、上拉模块、下拉控制模块、下拉模块以及拉高控制模块构建出的移位寄存器，可以允许第二时钟信号的脉冲上升沿与第一时钟信号的脉冲下降沿出现于同一时刻，而不会影响移位寄存器的工作稳定性，且相较于第二时钟信号的脉冲上升沿与第一时钟信号的脉冲下降沿之间需要具有间隔时间，缩短了脉冲输出所需时间，进而不仅增加了显示面板中像素的充电时间，而且能够适用于更高的分辨率、刷新率。

技术特征：

1.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括移位寄存器，所述移位寄存器包括：

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一时钟信号通过第一时钟线传输，所述上拉控制模块包括上拉控制晶体管，所述上拉控制晶体管的第一极与所述上拉控制晶体管的栅极、所述第一时钟线连接，所述上拉控制晶体管的第二极与所述第一节点连接。

3.根据权利要求2所述的栅极驱动电路，其特征在于，所述上拉模块包括：

4.根据权利要求3所述的栅极驱动电路，其特征在于，所述输入信号通过输入线传输，所述下拉控制模块包括下拉控制晶体管，所述下拉控制晶体管的第一极与所述下拉控制晶体管的栅极、所述输入线连接，所述下拉控制晶体管的第二极与所述第二节点连接。

5.根据权利要求4所述的栅极驱动电路，其特征在于，所述第二时钟信号通过第二时钟线传输，所述下拉模块包括：

6.根据权利要求5所述的栅极驱动电路，其特征在于，所述拉高控制模块包括：

7.根据权利要求6所述的栅极驱动电路，其特征在于，所述上拉控制晶体管的沟道类型、所述上拉晶体管的沟道类型、所述下拉控制晶体管的沟道类型、所述下拉晶体管的沟道类型、所述第一拉高晶体管的沟道类型、所述第二拉高晶体管的沟道类型以及所述第三拉高晶体管的沟道类型均相同。

8.根据权利要求7所述的栅极驱动电路，其特征在于，所述上拉控制晶体管、所述上拉晶体管、所述下拉控制晶体管、所述下拉晶体管、所述第一拉高晶体管、所述第二拉高晶体管以及所述第三拉高晶体管均为p沟道型薄膜晶体管。

9.根据权利要求1-8任一项所述的栅极驱动电路，其特征在于，所述第一时钟信号的脉冲、所述第二时钟信号的脉冲均为负脉冲；

10.一种显示面板，其特征在于，所述显示面板包括如权利要求1-9任一项所述的栅极驱动电路。

技术总结本申请公开了一种栅极驱动电路及显示面板，该栅极驱动电路包括移位寄存器，该移位寄存器包括上拉控制模块、上拉模块、下拉控制模块、下拉模块以及拉高控制模块，通过上拉控制模块、上拉模块、下拉控制模块、下拉模块以及拉高控制模块构建出的移位寄存器，可以允许第二时钟信号的脉冲上升沿与第一时钟信号的脉冲下降沿出现于同一时刻，而不会影响移位寄存器的工作稳定性，且相较于第二时钟信号的脉冲上升沿与第一时钟信号的脉冲下降沿之间需要具有间隔时间，缩短了脉冲输出所需时间，进而不仅增加了显示面板中像素的充电时间，而且能够适用于更高的分辨率、刷新率。技术研发人员：李奎受保护的技术使用者：武汉华星光电半导体显示技术有限公司技术研发日：技术公布日：2024/5/8