栅极驱动电路及显示面板的制作方法

本发明涉及显示，具体涉及一种栅极驱动电路及显示面板。

背景技术：

1、在栅极驱动电路中，为使栅极驱动电路输出所需的栅极控制信号，常设置两晶体管，以分别实现对第一节点电位的抬升和下拉，从而使输出晶体管根据第一节点的电位而处于导通或截止状态。但在输出晶体管根据第一节点电位由截止状态转变为导通状态的过程中，实现对第一节点电位的下拉功能的晶体管经历由导通状态转变为截止状态的过程。因而，在利用实现对第一节点电位抬升功能的晶体管抬升第一节点电位时，实现对第一节点电位的下拉功能的晶体管仍会维持一定时长的导通状态，影响第一节点电位的抬升效果，导致栅极驱动电路存在温升及可靠性降低的问题。

技术实现思路

1、本发明实施例提供一种栅极驱动电路及显示面板，可以改善栅极驱动电路存在温升及可靠性降低的问题。

2、本发明实施例提供一种栅极驱动电路，所述栅极驱动电路包括反相模块、下拉维持模块以及上拉控制模块。所述反相模块与第一电压端、第一节点、第二节点和第三节点电性连接，所述反相模块被配置为根据所述第一节点的电位控制所述第一电压端和所述第三节点之间的信号传输，并根据所述第二节点的电位控制低频时钟信号端与所述第三节点之间的信号传输。所述下拉维持模块与所述第一电压端、所述第一节点和所述第三节点电性连接，所述下拉维持模块被配置为根据所述第三节点的电位控制所述第一电压端和所述第一节点之间的信号传输。所述上拉控制模块与所述第一电压端、所述第一节点及所述第二节点电性连接，所述上拉控制模块被配置为根据上拉控制信号上拉所述第一节点的电位，并根据所述上拉控制信号控制所述第一电压端与所述第二节点之间的信号传输。其中，所述上拉控制模块被配置为根据所述上拉控制信号电性连接所述第一电压端与所述第二节点时，所述反相模块被配置为根据所述第二节点的电位断开所述低频时钟信号端与所述第三节点之间的电性连接，并根据所述第一节点的电位控制所述第一电压端与所述第三节点电性连接，所述下拉维持模块被配置为根据所述第三节点的电位断开所述第一电压端与所述第一节点之间的电性连接。

3、可选地，在一些实施例中，所述上拉控制模块包括第一控制单元以及第二控制单元。所述第一控制单元包括第一晶体管，所述第一晶体管的控制端被配置为接收所述上拉控制信号，所述第一晶体管的输入端与所述第一晶体管的控制端电性连接，所述第一晶体管的输出端与所述第一节点电性连接。所述第二控制单元包括第二晶体管，所述第二晶体管的控制端被配置为接收所述上拉控制信号，所述第二晶体管的输入端与所述第一电压端电性连接，所述第二晶体管的输出端与所述第二节点电性连接。

4、可选地，在一些实施例中，所述反相模块包括第三晶体管、第四晶体管、第五晶体管以及第六晶体管。所述第三晶体管的控制端与所述低频时钟信号端电性连接，所述第三晶体管的输入端与所述第三晶体管的控制端电性连接，所述第三晶体管的输出端与所述第二节点电性连接。所述第四晶体管的控制端与所述第二节点电性连接，所述第四晶体管的输入端与所述低频时钟信号端电性连接，所述第四晶体管的输出端与所述第三节点电性连接。所述第五晶体管的控制端与所述第一节点电性连接，所述第五晶体管的输入端与所述第一电压端电性连接，所述第五晶体管的输出端与所述第二节点电性连接。所述第六晶体管的控制端与所述第一节点电性连接，所述第六晶体管的输入端与所述第一电压端电性连接，所述第六晶体管的输出端与所述第三节点电性连接。

5、可选地，在一些实施例中，所述下拉维持模块包括第七晶体管，所述第七晶体管的控制端与所述第三节点电性连接，所述第七晶体管的输入端与所述第一电压端电性连接，所述第七晶体管的输出端与所述第一节点电性连接。

6、可选地，在一些实施例中，所述上拉控制模块还包括第三控制单元，所述第三控制单元包括第八晶体管，所述第八晶体管的控制端被配置为接收所述上拉控制信号，所述第八晶体管的输入端与所述第一电压端电性连接，所述第八晶体管的输出端与所述第三节点电性连接。

7、可选地，在一些实施例中，所述第二节点包括第一子节点和第二子节点，所述第三节点包括第三子节点和第四子节点。所述低频时钟信号端包括第一低频时钟信号端和第二低频时钟信号端。

8、所述反相模块包括第一反相单元和第二反相单元，所述第一反相单元的所述第三晶体管的输出端、所述第四晶体管的控制端及所述第五晶体管的输出端与所述第一子节点电性连接，所述第一反相单元的第四晶体管的输出端及所述第六晶体管的输出端与所述第三子节点电性连接，所述第一反相单元的所述第三晶体管的控制端及所述第四晶体管的输入端与所述第一低频时钟信号端电性连接；所述第二反相单元的所述第三晶体管的输出端、所述第四晶体管的控制端及所述第五晶体管的输出端与所述第二子节点电性连接，所述第二反相单元的第四晶体管的输出端及所述第六晶体管的输出端与所述第四子节点电性连接，所述第二反相单元的所述第三晶体管的控制端及所述第四晶体管的输入端与所述第二低频时钟信号端电性连接。

9、所述下拉维持模块包括第一下拉维持单元和第二下拉维持单元，所述第一下拉维持单元的所述第七晶体管的控制端与所述第三子节点电性连接，所述第二下拉维持单元的所述第七晶体管的控制端与所述第四子节点电性连接。

10、所述上拉控制模块的所述第二控制单元包括第一子控制单元和第二子控制单元，所述第一子控制单元的所述第二晶体管的输出端与所述第一子节点电性连接，所述第二子控制单元的所述第二晶体管的输出端与所述第二子节点电性连接。

11、所述上拉控制模块的所述第三控制单元包括第三子控制单元和第四子控制单元，所述第三子控制单元的所述第八晶体管的输出端与所述第三子节点电性连接，所述第四子控制单元的所述第八晶体管的输出端与所述第四子节点电性连接。

12、可选地，在一些实施例中，所述下拉维持模块包括第九晶体管，所述第九晶体管的控制端与所述第三节点电性连接，所述第九晶体管的输入端与所述第一电压端电性连接，所述第九晶体管的输出端与所述栅极驱动电路的信号输出端电性连接。

13、可选地，在一些实施例中，所述栅极驱动电路还包括输出模块、下拉控制模块以及重置模块。所述输出模块包括输出晶体管及第一电容，所述输出晶体管的控制端与所述第一节点电性连接，所述输出晶体管的输入端与高频时钟信号端电性连接，所述输出晶体管的输出端与所述栅极驱动电路的信号输出端电性连接，所述第一电容串联于所述第一节点和所述信号输出端之间。所述下拉控制模块包括第一下拉晶体管，所述第一下拉晶体管的控制端被配置为接收下拉控制信号，所述第一下拉晶体管的输入端与所述第一电压端电性连接，所述第一下拉晶体管的输出端与所述第一节点电性连接。所述重置模块包括第一重置晶体管和第二重置晶体管，所述第一重置晶体管的控制端和所述第二重置晶体管的控制端被配置为接收重置控制信号，所述第一重置晶体管的输入端和所述第二重置晶体管的输入端与所述第一电压端电性连接，所述第一重置晶体管的输出端与所述第一节点电性连接，所述第二重置晶体管的输出端与所述栅极驱动电路的信号输出端电性连接。

14、本技术还提供一种显示面板，包括栅极驱动单元，所述栅极驱动单元包括多个任一上述的栅极驱动电路，多个所述栅极驱动电路级联设置。其中，第n-4级所述栅极驱动电路输出的第n-4级栅极控制信号作为第n级所述栅极驱动电路的所述上拉控制模块所接收的所述上拉控制信号。

15、可选地，在一些实施例中，所述低频时钟信号端传输的低频时钟信号在所述显示面板的感测阶段所具有的电压，小于所述低频时钟信号在所述显示面板的显示阶段所具有的电压。

16、本发明提供一种栅极驱动电路及显示面板，通过使上拉控制模块与第一电压端、第一节点及第二节点电性连接，反相模块与第一电压端、第一节点、第二节点和第三节点电性连接，下拉维持模块与第一电压端、第一节点和第三节点电性连接，以在上拉控制模块根据上拉控制信号电性连接第一电压端与第二节点时，使反相模块根据第二节点的电位断开低频时钟信号端与第三节点之间的电性连接，并使反相模块根据第一节点的电位控制第一电压端与第三节点电性连接，而下拉维持模块根据第三节点的电位断开第一电压端与第一节点之间的电性连接，从而在上拉控制模块根据上拉控制信号电性连接第一电压端与第二节点时，使低频时钟信号端传输的低频时钟信号不再作用于第三节点，仅第一电压端供给的第一电压信号作用于第三节点，使得下拉维持模块断开第一电压端与第一节点之间的电性连接的控制速度得以提升，从而改善栅极驱动电路存在温升及可靠性降低的问题。