GOA电路、显示面板的制作方法

本申请涉及显示，具体涉及一种goa电路、显示面板。

背景技术：

1、现有goa电路的结构复杂，具体结构可参考图1所示，在此不再赘述，第一低电位信号与上拉节点之间漏电路径上的薄膜晶体管均会影响上拉节点的漏电，如图1所示，t43、t44、t41、t42、t11、t12均为上拉节点的漏电路径上的薄膜晶体管，导致上拉节点的漏电途径较多，容易使上拉节点产生较为严重的漏电问题，而上拉节点的漏电会对输出的波形产生影响，导致输出的波形峰值不够高，甚至无法输出。

2、因此，现有goa电路存在上拉节点漏电严重的技术问题。

技术实现思路

1、本申请实施例提供一种goa电路、显示面板，可以缓解现有goa电路存在上拉节点漏电严重的技术问题。

2、本申请实施例提供一种goa电路，包括级联的多个goa单元，所述goa单元包括：

3、上拉模块，所述上拉模块包括第一薄膜晶体管、第二薄膜晶体管，所述第一薄膜晶体管的栅极接入上拉信号，所述第一薄膜晶体管的一极与下拉节点连接，所述第一薄膜晶体管的另一极接入第一低电位信号，所述第二薄膜晶体管的栅极与第一节点连接，所述第二薄膜晶体管的一极接入高电位信号，所述第二薄膜晶体管的另一极与所述下拉节点连接；

4、反相器模块，所述反相器模块包括第七薄膜晶体管，所述第七薄膜晶体管的栅极与第二节点连接，所述第七薄膜晶体管的一极接入所述高电位信号，所述第七薄膜晶体管的另一极与上拉节点连接；

5、下拉模块，所述下拉模块包括第八薄膜晶体管、第九薄膜晶体管，所述第八薄膜晶体管的栅极与所述第九薄膜晶体管的栅极与所述下拉节点连接，所述第八薄膜晶体管的一极接入所述第一低电位信号，所述第八薄膜晶体管的另一极与所述第九薄膜晶体管的一极连接，所述第九薄膜晶体管的另一极与所述上拉节点连接；

6、输出模块，所述输出模块中各薄膜晶体管的栅极与所述上拉节点连接；

7、其中，在上拉阶段，所述第一薄膜晶体管打开、所述第二薄膜晶体管关闭，所述第七薄膜晶体管打开、所述第八薄膜晶体管、所述第九薄膜晶体管关闭，所述上拉节点接入所述高电位信号，所述下拉节点接入所述第一低电位信号，在下拉阶段，所述第一薄膜晶体管关闭，所述第二薄膜晶体管打开，所述第七薄膜晶体管关闭，所述第八薄膜晶体管、所述第九薄膜晶体管打开，所述下拉节点接入所述高电位信号，所述上拉节点接入所述第一低电位信号。

8、可选的，在本申请的一些实施例中，所述上拉模块还包括第三薄膜晶体管、第四薄膜晶体管，所述第三薄膜晶体管的栅极接入所述上拉信号，所述第三薄膜晶体管的一极与所述第一节点连接，所述第三薄膜晶体管的另一极与所述第一低电位信号连接，所述第四薄膜晶体管的栅极接入所述下拉信号，所述第四薄膜晶体管的一极接入所述高电位信号，所述第四薄膜晶体管的另一极与所述第一节点连接。

9、可选的，在本申请的一些实施例中，所述上拉模块还包括第一电容，所述第一电容的一端接入所述高电位信号，所述第一电容的另一端与所述第一节点连接。

10、可选的，在本申请的一些实施例中，所述反相器模块还包括第五薄膜晶体管、第六薄膜晶体管，所述第五薄膜晶体管的栅极接入所述高电位信号，所述第五薄膜晶体管的一极与所述第二节点连接，所述第五薄膜晶体管的另一极接入所述高电位信号，所述第六薄膜晶体管的栅极与所述下拉节点连接，所述第六薄膜晶体管的一极接入所述第一低电位信号，所述第六薄膜晶体管的另一极与所述第二节点连接。

11、可选的，在本申请的一些实施例中，所述下拉模块还包括第十薄膜晶体管、第十一薄膜晶体管，所述第十薄膜晶体管的栅极与所述下拉节点连接，所述第十薄膜晶体管的一极接入第二低电位信号，所述第十薄膜晶体管的另一极连接扫描信号输出端，所述第十一薄膜晶体管的栅极与所述下拉节点连接，所述第十一薄膜晶体管的一极接入所述第一低电位信号，所述第十一薄膜晶体管的另一极连接级传信号输出端。

12、可选的，在本申请的一些实施例中，所述输出模块包括第十二薄膜晶体管、第十三薄膜晶体管、第二电容，所述第十二薄膜晶体管的栅极与所述上拉节点连接，所述第十二薄膜晶体管的一极与级传信号输出端连接，所述第十二薄膜晶体管的另一极接入第一脉冲信号，所述第十三薄膜晶体管的栅极与所述上拉节点连接，所述第十三薄膜晶体管的一极与扫描信号输出端连接，第十三薄膜晶体管的另一极接入第二脉冲信号，所述第二电容的一端与所述第十三薄膜晶体管的栅极连接，所述第二电容的另一端与所述第十三薄膜晶体管的一极连接。

13、可选的，在本申请的一些实施例中，所述goa电路的工作阶段包括：上拉阶段、输出阶段、下拉阶段、下拉维持阶段，其中，在所述上拉阶段，所述上拉信号为高电位，所述下拉信号为低电位，所述第一薄膜晶体管打开、所述第三薄膜晶体管打开，所述第一节点接入所述第一低电位信号，所述第二薄膜晶体管关闭，所述下拉节点接入所述第一低电位信号，所述第六薄膜晶体管关闭，所述第二节点接入所述高电位信号，所述第七薄膜晶体管打开，所述上拉节点接入所述高电位信号。

14、可选的，在本申请的一些实施例中，在所述输出阶段，所述上拉节点接入所述高电位信号，所述第十二薄膜晶体管、所述第十三薄膜晶体管打开，所述第十二薄膜晶体管接入所述第一脉冲信号并输出所述第一脉冲信号，所述第十三薄膜晶体管接入所述第二脉冲信号并输出所述第二脉冲信号。

15、可选的，在本申请的一些实施例中，在所述下拉阶段，所述下拉信号为高电位，所述上拉信号为低电位，所述第四薄膜晶体管打开，所述第一节点接入所述高电位信号，所述第二薄膜晶体管打开，所述下拉节点接入所述高电位信号。所述第六薄膜晶体管打开，所述第七薄膜晶体管关闭，所述第八薄膜晶体管、所述第九薄膜晶体管、所述第十薄膜晶体管、所述第十一薄膜晶体管打开，所述上拉节点接入所述第一低电位信号；在所述下拉维持阶段，所述下拉信号为低电位，所述上拉信号为低电位，所述下拉节点维持高电位。

16、本申请实施例提供一种显示面板，所述显示面板包括如上述任一实施例所述的goa电路。

17、有益效果：本申请的goa电路的上拉节点的漏电路径减少为第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管，相对于现有goa电路，本申请的goa电路的漏电路径更少，从而减少了上拉节点的漏电，维持了上拉节点的高电位，避免了波形的异常输出，缓解了现有goa电路存在上拉节点漏电严重的技术问题。

技术特征：

1.一种goa电路，其特征在于，包括级联的多个goa单元，所述goa单元包括：

2.如权利要求1所述的goa电路，其特征在于，所述上拉模块还包括第三薄膜晶体管、第四薄膜晶体管，所述第三薄膜晶体管的栅极接入所述上拉信号，所述第三薄膜晶体管的一极与所述第一节点连接，所述第三薄膜晶体管的另一极与所述第一低电位信号连接，所述第四薄膜晶体管的栅极接入所述下拉信号，所述第四薄膜晶体管的一极接入所述高电位信号，所述第四薄膜晶体管的另一极与所述第一节点连接。

3.如权利要求2所述的goa电路，其特征在于，所述上拉模块还包括第一电容，所述第一电容的一端接入所述高电位信号，所述第一电容的另一端与所述第一节点连接。

4.如权利要求3所述的goa电路，其特征在于，所述反相器模块还包括第五薄膜晶体管、第六薄膜晶体管，所述第五薄膜晶体管的栅极接入所述高电位信号，所述第五薄膜晶体管的一极与所述第二节点连接，所述第五薄膜晶体管的另一极接入所述高电位信号，所述第六薄膜晶体管的栅极与所述下拉节点连接，所述第六薄膜晶体管的一极接入所述第一低电位信号，所述第六薄膜晶体管的另一极与所述第二节点连接。

5.如权利要求4所述的goa电路，其特征在于，所述下拉模块还包括第十薄膜晶体管、第十一薄膜晶体管，所述第十薄膜晶体管的栅极与所述下拉节点连接，所述第十薄膜晶体管的一极接入第二低电位信号，所述第十薄膜晶体管的另一极连接扫描信号输出端，所述第十一薄膜晶体管的栅极与所述下拉节点连接，所述第十一薄膜晶体管的一极接入所述第一低电位信号，所述第十一薄膜晶体管的另一极连接级传信号输出端。

6.如权利要求5所述的goa电路，其特征在于，所述输出模块包括第十二薄膜晶体管、第十三薄膜晶体管、第二电容，所述第十二薄膜晶体管的栅极与所述上拉节点连接，所述第十二薄膜晶体管的一极与级传信号输出端连接，所述第十二薄膜晶体管的另一极接入第一脉冲信号，所述第十三薄膜晶体管的栅极与所述上拉节点连接，所述第十三薄膜晶体管的一极与扫描信号输出端连接，第十三薄膜晶体管的另一极接入第二脉冲信号，所述第二电容的一端与所述第十三薄膜晶体管的栅极连接，所述第二电容的另一端与所述第十三薄膜晶体管的一极连接。

7.如权利要求6所述的goa电路，其特征在于，所述goa电路的工作阶段包括：上拉阶段、输出阶段、下拉阶段、下拉维持阶段，其中，在所述上拉阶段，所述上拉信号为高电位，所述下拉信号为低电位，所述第一薄膜晶体管打开、所述第三薄膜晶体管打开，所述第一节点接入所述第一低电位信号，所述第二薄膜晶体管关闭，所述下拉节点接入所述第一低电位信号，所述第六薄膜晶体管关闭，所述第二节点接入所述高电位信号，所述第七薄膜晶体管打开，所述上拉节点接入所述高电位信号。

8.如权利要求7所述的goa电路，其特征在于，在所述输出阶段，所述上拉节点接入所述高电位信号，所述第十二薄膜晶体管、所述第十三薄膜晶体管打开，所述第十二薄膜晶体管接入所述第一脉冲信号并输出第一脉冲信号，所述第十三薄膜晶体管接入所述第二脉冲信号并输出第二脉冲信号。

9.如权利要求8所述的goa电路，其特征在于，在所述下拉阶段，所述下拉信号为高电位，所述上拉信号为低电位，所述第四薄膜晶体管打开，所述第一节点接入所述高电位信号，所述第二薄膜晶体管打开，所述下拉节点接入所述高电位信号，所述第六薄膜晶体管打开，所述第七薄膜晶体管关闭，所述第八薄膜晶体管、所述第九薄膜晶体管、所述第十薄膜晶体管、所述第十一薄膜晶体管打开，所述上拉节点接入所述第一低电位信号；在所述下拉维持阶段，所述下拉信号为低电位，所述上拉信号为低电位，所述下拉节点维持高电位。

10.一种显示面板，其特征在于，所述显示面板包括如权利要求1至9任一项所述的goa电路。

技术总结本申请实施例公开了一种GOA电路、显示面板，该GOA电路包括级联的多个GOA单元，所述GOA单元包括上拉模块、反相器模块、下拉模块、输出模块，通过简化GOA电路结构，减少了上拉节点与第一低电位信号之间的漏电路径上的薄膜晶体管的数量，从而减少了上拉节点的漏电，避免了波形的异常输出。技术研发人员：周翔,韩佰祥,李广耀受保护的技术使用者：深圳市华星光电半导体显示技术有限公司技术研发日：技术公布日：2024/5/16