GOA电路和液晶显示面板的制作方法

本技术涉及液晶显示，尤其涉及一种goa电路和液晶显示面板。

背景技术：

1、随着显示技术的发展，各类电子显示产品信赖性规格不断提高，要求显示面板内tft器件可长期在高温环境下正常工作。

2、然而，在高温环境下tft(th i n fi lm trans i stor，薄膜场效应晶体管)的关态电流增大，像素tft的漏电加剧，从而，易在高温下发生残像、crossta l k(通信系统的串扰)等光学不良。

3、申请内容

4、本技术的主要目的在于提出一种goa电路和液晶显示面板，旨在解决在高温环境下，发生残像、串扰等光学不良的技术问题。

5、为实现上述目的，本技术提供一种goa电路，所述goa电路包括：充电模块、驱动模块和下拉模块；

6、所述驱动模块分别与所述充电模块、顶栅输出端、底栅输出端、第一时钟信号端、第二时钟信号端和移位信号端连接，所述充电模块分别与上级移位信号端和下级移位信号端连接，所述充电模块与所述驱动模块的连接端接入所述下拉模块，所述顶栅输出端外接双栅极像素晶体管的顶栅，所述底栅输出端外接所述双栅极像素晶体管的底栅。

7、可选的，所述充电模块包括：双栅充电单元，所述驱动模块包括：双栅驱动单元；

8、所述双栅驱动单元分别与所述第一时钟信号端、所述第二时钟信号端、所述顶栅输出端、所述底栅输出端、所述移位信号端和所述双栅充电单元连接，所述双栅充电单元分别与上级移位信号端和下级移位信号端连接。

9、可选的，所述双栅驱动单元包括：第一晶体管、第二晶体管、第三晶体管和第一电容；

10、所述第一时钟信号分别与所述第一晶体管的第一端和所述第三晶体管的第一端连接，所述第二时钟信号与所述第二晶体管的第一端连接，所述二晶体管的第二端与所述顶栅输出端连接，所述底栅输出端分别与所述第一晶体管的第二端和所述第一电容的第一端连接，所述第一晶体管的控制端分别与所述第二晶体管的控制端、所述第三晶体管的控制端、所述双栅充电单元和所述第一电容的第二端连接，所述第三晶体管的第二端与所述移位信号端连接。

11、可选的，所述双栅充电单元包括：第四晶体管和第五晶体管；

12、所述下级移位信号端与所述第四晶体管的控制端连接，所述上级移位信号端分别与所述第五晶体管的控制端和所述第五晶体管的第一端连接，所述第四晶体管的第一端与所述五晶体管的第二端连接并接入所述第三晶体管的控制端，所述第四晶体管的第二端与恒低压信号端连接。

13、可选的，所述下拉模块包括：第一下拉单元和第二下拉单元；

14、所述第一下拉单元包括：第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管和第十五晶体管；

15、所述第二下拉单元包括：第十六晶体管、第十七晶体管、第十八晶体管、第十九晶体管、第二十晶体管、第二十一晶体管、第二十二晶体管和第十二十三晶体管；

16、第一输入信号、所述第八晶体管的控制端、所述第八晶体管的第二端和所述第十晶体管的第二端共接，所述第八晶体管的第一端、所述第九晶体管的第二端和第十晶体管的控制端共接，所述第九晶体管的控制端、所述第十一晶体管的控制端、所述第十二晶体管的第一端和所述第一晶体管的控制端共接，所述第十晶体管的第一端、所述第十一晶体管的第一端、所述第十二晶体管的控制端、所述第十三晶体管的控制端、所述第十四晶体管的控制端、所述第十五晶体管的控制端共接，恒低压信号端、所述第九晶体管的第一端、所述第十一晶体管的第二端、所述第十二晶体管的第二端、所述第十三晶体管的第二端、所述第十四晶体管的第二端和所述第十五晶体管的第二端共接，所述第十三晶体管的第一端与所述移位信号端连接，所述第十四晶体管的第一端与所述顶栅输出端连接，所述第十五晶体管的第一端与所述底栅输出端连接；

17、第二输入信号、所述第十六晶体管的第二端、所述第十六晶体管的控制端、所述第十八晶体管的第二端共接，所述第十六晶体管的第一端、所述第十七晶体管的第二端和所述第十八晶体管的控制端共接，所述第十七晶体管的控制端、所述第十九晶体管的控制端与所述第二十晶体管的第二端共接，所述第十七晶体管的第一端、所述第十九晶体管的第一端、所述第二十晶体管的第一端、所述第二十一晶体管的第一端、所述第二十二晶体管的第一端、所述第二十三晶体管的第一端和所述恒低压信号端共接，所述第十八晶体管的第一端、所述第十九晶体管的第二端、所述第二十晶体管的控制端、所述第二十一晶体管的控制端、所述第二十二晶体管的控制端和所述第二十三晶体管的控制端共接，所述第二十一晶体管的第二端与所述移位信号端连接，所述第二十二晶体管的第二端与所述顶栅输出端连接，所述第二十三晶体管的第二端与所述底栅输出端连接。

18、可选的，所述充电模块包括：底栅充电单元和顶栅充电单元，所述驱动模块包括：底栅驱动单元和顶栅驱动单元；

19、所述底栅驱动单元分别与所述第一时钟信号端、所述底栅输出端、所述移位信号端和所述底栅充电单元连接，所述底栅充电单元分别与所述上级移位信号端和所述下级移位信号端连接；

20、所述顶栅驱动单元分别与所述第二时钟信号端、所述顶栅输出端和所述顶栅充电单元连接，所述顶栅充电单元分别与上级顶栅输出端、下级顶栅输出端和所述底栅充电单元连接；

21、所述下拉单元分别与所述底栅充电单元、所述顶栅充电单元、所述底栅驱动单元和所述顶栅充电单元连接。

22、可选的，所述底栅驱动单元包括：第一晶体管、第三晶体管和第一电容，所述顶栅驱动单元包括：第二晶体管和第二电容；

23、所述第一时钟信号端分别与所述第一晶体管的第一端与所述第三晶体管的第一端连接，所述第三晶体管的第二端与所述移位信号端连接，所述第一晶体管的控制端与所述第三晶体管的控制端连接，所述底栅输出端分别与第一晶体管的第二端和第一电容的第一端连接，所述第一晶体管与所述第三晶体管的连接端接入所述第一电容的第二端，所述第一晶体管的控制端、所述第三晶体管的控制端和所述底栅充电单元共接；

24、所述第二时钟信号端与所述第二晶体管的第二端连接，所述顶栅输出端分别与所述第二晶体管的第一端和所述第二电容的第一端连接，所述第二电容的第二端分别与所述第二晶体管的控制端和所述顶栅充电单元连接。

25、可选的，所述底栅充电单元包括：第四晶体管和第五晶体管，所述顶栅充电单元包括：第六晶体管和第七晶体管；

26、所述下级移位信号端与所述第四晶体管的控制端连接，所述上级移位信号端分别与所述第五晶体管的控制端和所述第五晶体管的第一端连接，所述第四晶体管的第一端与所述五晶体管的第二端连接并接入所述第三晶体管的控制端；

27、所述下级顶栅输出端与所述第六晶体管的控制端连接，所述上级顶栅输出端分别与所述第七晶体管的第一端与所述第七晶体管的控制端连接，所述第六晶体管的第一端与所述第七晶体管的第二端连接并接入所述第二晶体管的控制端，所述第六晶体管的第二端、所述第四晶体管的第二端和恒低压信号端共接。

28、可选的，所述下拉模块包括：第一下拉单元和第二下拉单元；

29、所述第一下拉单元包括：第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第二十四晶体管和第二十五晶体管；

30、所述第二下拉单元包括：第十六晶体管、第十七晶体管、第十八晶体管、第十九晶体管、第二十晶体管、第二十一晶体管、第二十二晶体管、第二十三晶体管、第二十六晶体管和第二十七晶体管；

31、第一输入信号端、所述第八晶体管的控制端、所述第八晶体管的第二端和所述第十晶体管的第二端共接，所述第八晶体管的第一端、所述第九晶体管的第二端和第十晶体管的控制端共接，所述第九晶体管的控制端、所述第十一晶体管的控制端、所述第十二晶体管的第一端、第二十五晶体管的第二端和所述第一晶体管的控制端共接，所述第十晶体管的第一端、所述第十一晶体管的第一端、所述第二十四晶体管的第二端、所述第十二晶体管的控制端、所述第十三晶体管的控制端、所述第十四晶体管的控制端、所述第十五晶体管的控制端共接，所述恒低压信号端、所述第九晶体管的第一端、所述第十一晶体管的第二端、所述第二十四晶体管的第一端、所述第十二晶体管的第二端、所述第二十五晶体管的第一端、所述第十三晶体管的第二端、第十四晶体管的第二端和第十五晶体管的第二端共接，所述第十三晶体管的第一端与所述移位信号端连接，所述第十四晶体管的第一端与所述顶栅输出端连接，所述第十五晶体管的第一端与所述底栅输出端连接；

32、第二输入信号端、所述第十六晶体管的第二端、所述第十六晶体管的控制端、所述第十八晶体管的第二端共接，所述第十六晶体管的第一端、所述第十七晶体管的第二端和所述第十八晶体管的控制端共接，所述第十七晶体管的控制端、所述第十九晶体管的控制端与所述第一晶体管的控制端共接，所述第十七晶体管的第一端、所述第十九晶体管的第一端、所述第二十六晶体管的第二端、所述第二十晶体管的第一端、所述第二十七晶体管的第二端，所述第二十一晶体管的第一端、所述第二十二晶体管的第一端、所述第二十三晶体管的第一端和所述恒低压信号端共接，所述第十八晶体管的第一端、所述第十九晶体管的第二端、所述第二十六晶体管的第一端、所述第二十五晶体管的控制端、所述第二十七晶体管的控制端、所述第二十二晶体管的控制端和所述第二十三晶体管的控制端共接，所述第二十一晶体管的第二端与所述移位信号端连接，所述第二十二晶体管的第二端与所述顶栅输出端连接，所述第二十三晶体管的第二端与所述底栅输出端连接，所述第二十四晶体管的控制端、所述第二十六晶体管的控制端、所述第二十晶体管的第二端、所述第二十七晶体管的第一端和所述第二晶体管的控制端连接。

33、可选的，所述goa电路还包括：重置单元；

34、所述重置单元分别与重置信号端、恒低压信号端和所述充电模块连接。

35、此外，为实现上述目的，本技术提供一种液晶显示面板，所述液晶显示面板包括如上所述的goa电路和双控制端像素晶体管。

36、本技术提供了一种goa电路，所述goa电路包括：充电模块、驱动模块和下拉模块；所述充电模块分别与所述驱动模块、顶栅输出端、底栅输出端、第一时钟信号端、第二时钟信号端和移位信号端连接，所述充电模块分别与上级移位信号端和下级移位信号端连接，所述充电模块与所述驱动模块的连接端接入所述下拉模块，所述顶栅输出端外接双控制端像素晶体管的顶栅，所述底栅输出端外接所述双控制端像素晶体管的底栅。本技术实现了基于第一时钟信号和第二时钟信号，通过驱动模块分别控制双控制端像素晶体管的顶栅和底栅，从而，获得更小的非扫描行像素的关太电流和扫描行的更大的开太电流，从而，在高温环境下，防止了残像、串扰等光学不良的技术问题。

技术实现思路