单线串联电路的断点检测方法、单线串联电路、驱动架构与流程

本发明涉及显示领域，尤其涉及单线串联电路的断点检测方法、单线串联电路、驱动架构。

背景技术：

1、随着显示技术的发展，mini led背光技术已经在液晶显示系统中越来越多的被应用。其中，典型的驱动架构如图1所示，图中的总控制模块控制多个子控制模块；每个子控制模块控制多行驱动链路；其中，每行驱动链路均由多个依次串联的驱动芯片组成，而每个驱动芯片均驱动对应的led芯片。

2、在相同条件下，驱动架构的驱动芯片越多，显示系统的显示效果越好。在目前现有的液晶显示屏中，驱动架构中的驱动芯片已经从原来的几百颗提升到几千颗，甚至是上万颗。随着驱动架构中的驱动芯片不断增多，驱动链路中出现断点的几率也随之增大。由于驱动链路的通讯方式是串行通讯，因此链路上一旦出现断点，该链路将无法正常工作，进而严重影响用户的使用体验，导致产品返厂维修。因此解决驱动链路中出现的断点问题将至关重要。

3、厂家在显示屏出厂前都会对每个驱动链路是否存在断点进行诊断，确保这个驱动架构进行串行通讯的正确性。但随着显示屏的长期使用，内部的驱动链路可能会因为老化等原因而出现断点的可能。

4、现有技术在解决该问题时，通常采用跨接方案，具体电路结构请参考图2。该方案会在每个驱动芯片上额外增加一个备份管脚，再将驱动芯片上的备份管脚连接至前一个驱动芯片的输入端。当某一个驱动芯片的输出端发生断点时，通过特定的判断条件，使后续相邻的驱动芯片通过备用管脚连接至该驱动芯片的输入端，以获取寻址命令，进而使后续驱动芯片正常通讯。该跨接方案存在的问题在于：

5、1.每个驱动芯片均额外增加了备用管脚，增加了每个驱动芯片的封装成本，进而导致整个驱动架构的封装成本大大增加。

6、2.在pcb板上增加了额外的线路成本，而且容易造成交叉走线。

7、因而，提供一种低成本的断点检测方法已成为业界亟需解决的技术问题。

技术实现思路

1、为解决上述技术问题，本发明提供了一种单线串联电路的断点检测方法、单线串联电路、驱动架构。

2、根据本发明的第一方面，提供了一种单线串联电路的断点检测方法，用于检测单线串联电路中存在的断点；其中，单线串联电路包括主控单元和n个依次串联连接的驱动单元；主控单元的输出端连接至首个驱动单元的输入端，第n个驱动单元的输出端连接至所述主控单元的输入端，且主控单元的数据通讯并联信号端还分别与每一个驱动单元连接；其中，n均为正整数，且n≥1，该方法包括：

3、对n个依次串联连接的驱动单元进行配址；

4、判断主控单元在第一时间内是否收到预期配址信息；若是，则判断单线串联电路不存在断点故障；若否，则判断单线串联电路存在断点故障，并输出第一修正命令至n个驱动单元，以确定每个短路断点处的首个驱动单元；通过所述第一修正命令将每个短路断点处的首个驱动单元均设置为第一状态且将地址均设置为首个驱动单元的地址，并控制处于第一状态的驱动单元均输出配址命令；其中，所述预期配址信息用于表征从第1个驱动单元至第n个驱动单元的配址信息；

5、判断主控单元在第二时间内是否收到第二配址信息；若收到所述第二配址信息，则根据所述第二配址信息确定末尾短路断点的位置；其中，所述第二配址信息用于表征末尾短路断点处的首个驱动单元至第n个驱动单元的配址信息；

6、若未收到所述第二配址信息，则依次输出第二修正命令和第三修正命令至n个驱动单元，以共同确定每个断路断点后的首个驱动单元；通过所述第三修正命令将每个断路断点处的首个驱动单元均设置为第二状态且将地址均设置为首个驱动单元的地址，并控制处于第二状态的驱动单元均输出所述配址命令；

7、判断主控单元在第三时间内是否收到第三配址信息；若收到所述第三配址信息，则根据所述第三配址信息确定末尾断路断点位置；其中，所述第三配址信息用于表征末尾断路断点处的首个驱动单元至第n个驱动单元的配址信息；

8、若未收到所述第三配址信息，则对外输出警示信号。

9、可选的，在对n驱动单元进行配址之前，还包括：对单线串联电路进行上电。

10、可选的，根据所述第二配址信息确定末尾短路断点的位置，具体包括：

11、将预期配址信息中的配址信息减去所述第二配址信息中的配址信息，得到第一位置；

12、根据所述第一位置，得到末尾短路断点的具体位置。

13、可选的，根据所述第二配址信息确定末尾短路断点的位置后，还包括：

14、根据末尾短路断点的位置和相邻驱动单元之间的配址信息差，并按照所述预期配址信息对末尾短路断点处的后续驱动单元进行依次配址。

15、可选的，根据末尾短路断点的位置和相邻驱动单元之间的配址信息差，并按照所述预期配址信息对末尾短路断点处的后续驱动单元进行依次配址，具体包括：

16、根据末尾短路断点的位置和相邻驱动单元之间的配址信息差，得到第四修正命令，并输出至n个驱动单元；其中，所述第四修正命令用于按照末尾短路断点处的首个驱动单元的预期配址信息，对处于第一状态的驱动单元进行配址；并控制处于第一状态的驱动单元输出所述配址命令，以对后续驱动单元进行依次配址。

17、可选的，根据所述第三配址信息确定末尾断路断点的位置，具体包括：

18、将预期配址信息中的配址信息减去所述第三配址信息中的配址信息，得到第二位置；

19、根据所述第二位置，得到末尾断路断点的具体位置。

20、可选的，根据所述第三配址信息确定末尾断路断点的位置后，还包括：

21、根据末尾断路断点的位置和相邻驱动单元之间的配址信息差，并按照所述预期配址信息对末尾断路断点处的后续驱动单元进行依次配址。

22、可选的，根据末尾断路断点的位置和相邻驱动单元之间的配址信息差，并按照所述预期配址信息对末尾断路断点处的后续驱动单元进行依次配址，具体包括：

23、根据末尾断路断点的位置和相邻驱动单元之间的配址信息差，得到第五修正命令，并输出至n个驱动单元；其中，所述第五修正命令用于按照末尾断路断点处的首个驱动单元的预期配址信息，对处于第二状态的驱动单元进行配址；并控制处于第二状态的驱动单元输出所述配址命令，以对后续驱动单元进行依次配址。

24、可选的，若接收到所述预期配址信息，则发送状态清除命令至n个驱动单元，以清除所述驱动单元的第一状态和清除所述驱动单元的第二状态；若未接收到所述预期配址信息，则对外输出警示信号。

25、根据本发明的第二方面，提供了一种单线串联电路，包括：

26、主控单元和n个依次串联连接的驱动单元；主控单元的输出端连接至首个驱动单元的输入端，第n个驱动单元的输出端连接至所述主控单元的输入端，且主控单元的并联信号端还分别与每一个驱动单元连接；其中，n均为正整数，且n≥1；其中

27、主控单元用于：

28、对n个依次串联连接的驱动单元进行配址；

29、判断主控单元在第一时间内是否收到预期配址信息；若是，则判断单线串联电路不存在断点故障；若否，则判断单线串联电路存在断点故障，并输出第一修正命令至n个驱动单元，以确定每个短路断点处的首个驱动单元；通过所述第一修正命令将每个短路断点处的首个驱动单元均设置为第一状态且将地址均设置为首个驱动单元的地址，并控制处于第一状态的驱动单元均输出配址命令；其中，所述预期配址信息用于表征从第1个驱动单元至第n个驱动单元的配址信息；

30、判断主控单元在第二时间内是否收到第二配址信息；若收到所述第二配址信息，则根据所述第二配址信息确定末尾短路断点的位置；其中，所述第二配址信息用于表征末尾短路断点处的首个驱动单元至第n个驱动单元的配址信息；

31、若未收到所述第二配址信息，则依次输出第二修正命令和第三修正命令至n个驱动单元，以共同确定每个断路断点处的首个驱动单元；还通过所述第三修正命令将每个断路断点处的首个驱动单元均设置为第二状态且将地址均设置为首个驱动单元的地址，并控制处于第二状态的驱动单元均输出所述配址命令；

32、判断主控单元在第三时间内是否收到第三配址信息；若收到所述第三配址信息，则根据所述第三配址信息确定末尾断路断点位置；其中，所述第三配址信息用于表征末尾断路断点处的首个驱动单元至第n个驱动单元的配址信息；

33、若未收到所述第三配址信息，则对外输出警示信号。

34、根据本发明的第三方面，提供了一种驱动架构，包括m个本发明第二方面提供的单线串联电路；其中，m为正整数，且m≥1。

35、本发明提供的单线串联电路的断点检测方法、单线串联电路、驱动架构，该方法利用串行，并行广播通讯协议中的(spb protocol)的并行总线结构实现串行电路的断点检测。相较于单线串联电路的断点检测的现有方案，本发明无需在每个驱动单元上额外增加备用管脚，降低了单线串联电路封装成本，进而大大降低了驱动架构的封装成本。同时，本发明无需对额外的备用管脚进行走线，大大简化了驱动架构的走线并降低pcb成本。