像素电路和显示装置的制作方法

本发明涉及显示，尤其涉及一种像素电路和显示装置。

背景技术：

1、在相关技术中，像素电路中的驱动晶体管可以包括栅极和背栅极，采用遮光金属层以作为驱动晶体管的背栅极，该驱动晶体管的背栅极可以接入固定电压，不能提高补偿时驱动晶体管的depletion capacitance(耗尽电容)，不能调整像素电路工作时，驱动晶体管的s-factor(s因子)及相应的dr-range(data range，数据电压范围)。

技术实现思路

1、本发明的主要目的在于提供一种像素电路和显示装置，不能提高补偿时驱动电路包括的晶体管的depletion capacitance(耗尽电容)，不能调整像素电路工作时，驱动电路包括的晶体管的s因子及相应的数据电压范围的问题。

2、在一个方面中，本发明实施例提供一种一种像素电路，包括驱动电路、发光元件和第一电容；

3、所述驱动电路分别与第一节点和所述发光元件电连接，用于在所述第一节点的电位的控制下，驱动所述发光元件发光；

4、所述驱动电路包括的晶体管的背栅极与所述第一电容的第一极板电连接，所述第一电容的第二极板与控制电压端电连接。

5、可选的，所述第一电容为耗尽型电容器。

6、可选的，所述像素电路还包括储能电路；所述储能电路与所述第一节点电连接，用于储存电能；

7、所述第一电容的电容值小于所述储能电路包括的存储电容的电容值。

8、可选的，本发明至少一实施例所述的像素电路还包括补偿控制电路和数据写入电路；

9、所述补偿控制电路用于在第一扫描端提供的第一扫描信号的控制下，控制所述第一节点与第三节点之间连通或断开；所述驱动电路通过所述第三节点与所述发光元件电连接；

10、所述数据写入电路分别与第二扫描端、数据线和第二节点电连接，用于在数据写入阶段，在所述第二扫描端提供的第二扫描信号的控制下，将所述数据线提供的数据电压提供至所述第二节点；所述驱动电路通过所述第二节点与电源电压端电连接。

11、可选的，所述补偿控制电路包括的晶体管的背栅极与所述第一电容的第二极板电连接。

12、可选的，所述数据写入电路包括的晶体管的背栅极与所述第一电容的第二极板电连接。

13、可选的，所述补偿控制电路包括的晶体管和所述数据写入电路包括的晶体管都为n型晶体管或都为p型晶体管，所述补偿控制电路包括的晶体管的背栅极和所述数据写入电路包括的晶体管的背栅极都与所述第一电容的第二极板电连接。

14、可选的，所述控制电压端用于提供固定电压信号。

15、可选的，本发明至少一实施例所述的像素电路还包括第一发光控制电路和第二发光控制电路；

16、所述第一发光控制电路分别与发光控制端、电源电压端和所述第二节点电连接，用于在发光阶段，在所述发光控制端提供的发光控制信号的控制下，控制所述电源电压端与所述第二节点之间连通；

17、所述第二发光控制电路分别与发光控制端、所述第三节点和所述发光元件的第一极电连接，用于在发光阶段，在所述发光控制信号的控制下，控制所述第三节点与所述发光元件的第一极之间连通；所述发光元件的第二极与第一电压端电连接；

18、所述控制电压端用于在所述发光阶段中的至少部分时间段，提供第一控制电压信号。

19、可选的，所述控制电压端用于在除了所述部分时间段之外的时间段，提供第二控制电压信号；

20、当所述第一电容的第二极板接入所述第一控制电压信号时所述第一电容的电容值，大于当所述第一电容的第二极板接入所述第二控制电压信号时所述第一电容的电容值。

21、可选的，本发明至少一实施例所述的像素电路还包括初始化电路；

22、所述初始化电路分别与复位控制端、第一初始电压端和所述第三节点电连接，用于在复位阶段，在所述复位控制端提供的复位控制信号的控制下，将所述第一初始电压端提供的第一初始电压写入所述第三节点；

23、所述控制电压端还用于在所述复位阶段和所述数据写入阶段，提供第一控制电压信号。

24、可选的，所述控制电压端用于在除了所述部分时间段、所述复位阶段和所述数据写入阶段之外的时间段，提供第二控制电压信号；

25、当所述第一电容的第二极板接入所述第一控制电压信号时所述第一电容的电容值，大于当所述第一电容的第二极板接入所述第二控制电压信号时所述第一电容的电容值。

26、可选的，所述驱动电路包括驱动晶体管；

27、所述驱动晶体管的栅极与第一节点电连接，所述驱动晶体管的背栅极与控制电压端电连接，所述驱动晶体管的第一极通过第二节点与电源电压端电连接，所述驱动晶体管的第二极通过第三节点与所述发光元件电连接；

28、所述补偿控制电路包括第一晶体管；所述数据写入电路包括第二晶体管；

29、所述第一晶体管的栅极与第一扫描端电连接，所述第一晶体管的第一极与所述第一节点电连接，所述第一晶体管的第二极与所述第三节点电连接；

30、所述第二晶体管的栅极与所述第二扫描端电连接，所述第二晶体管的第一极与所述数据线电连接，所述第二晶体管的第二极与所述第二节点电连接。

31、可选的，所述第一晶体管的背栅极与所述控制电压端电连接；或者，所述第二晶体管的背栅极与所述控制电压端电连接；或者，所述第一晶体管和所述第二晶体管都为n型晶体管或p型晶体管，所述第一晶体管的背栅极与所述第二晶体管的背栅极都与所述控制电压端电连接。

32、在第二个方面中，本发明实施例提供一种显示装置，包括上述的像素电路。

33、本发明实施例在所述驱动电路包括的晶体管的背栅极与控制电压端之间设置第一电容，可以通过补偿方式，提高补偿时驱动电路包括的晶体管的depletion capacitance(耗尽电容)，调整像素电路工作时，驱动电路包括的晶体管的s因子及相应的数据电压范围。

技术特征：

1.一种像素电路，其特征在于，包括驱动电路、发光元件和第一电容；

2.如权利要求1所述的像素电路，其特征在于，所述第一电容为耗尽型电容器。

3.如权利要求1所述的像素电路，其特征在于，所述像素电路还包括储能电路；所述储能电路与所述第一节点电连接，用于储存电能；

4.如权利要求1所述的像素电路，其特征在于，还包括补偿控制电路和数据写入电路；

5.如权利要求4所述的像素电路，其特征在于，所述补偿控制电路包括的晶体管的背栅极与所述第一电容的第二极板电连接。

6.如权利要求4所述的像素电路，其特征在于，所述数据写入电路包括的晶体管的背栅极与所述第一电容的第二极板电连接。

7.如权利要求4所述的像素电路，其特征在于，所述补偿控制电路包括的晶体管和所述数据写入电路包括的晶体管都为n型晶体管或都为p型晶体管，所述补偿控制电路包括的晶体管的背栅极和所述数据写入电路包括的晶体管的背栅极都与所述第一电容的第二极板电连接。

8.如权利要求1至7中任一权利要求所述的像素电路，其特征在于，所述控制电压端用于提供固定电压信号。

9.如权利要求4所述的像素电路，其特征在于，还包括第一发光控制电路和第二发光控制电路；

10.如权利要求9所述的像素电路，其特征在于，所述控制电压端用于在除了所述部分时间段之外的时间段，提供第二控制电压信号；

11.如权利要求9所述的像素电路，其特征在于，还包括初始化电路；

12.如权利要求11所述的像素电路，其特征在于，所述控制电压端用于在除了所述部分时间段、所述复位阶段和所述数据写入阶段之外的时间段，提供第二控制电压信号；

13.如权利要求4所述的像素电路，其特征在于，所述驱动电路包括驱动晶体管；

14.如权利要求13所述的像素电路，其特征在于，所述第一晶体管的背栅极与所述控制电压端电连接；或者，所述第二晶体管的背栅极与所述控制电压端电连接；或者，所述第一晶体管和所述第二晶体管都为n型晶体管或p型晶体管，所述第一晶体管的背栅极与所述第二晶体管的背栅极都与所述控制电压端电连接。

15.一种显示装置，其特征在于，包括如权利要求1至14中任一权利要求所述的像素电路。

技术总结本发明提供一种像素电路和显示装置。像素电路包括驱动电路、发光元件和第一电容；所述驱动电路分别与第一节点和所述发光元件电连接，用于在所述第一节点的电位的控制下，驱动所述发光元件发光；所述驱动电路包括的晶体管的背栅极与所述第一电容的第一极板电连接，所述第一电容的第二极板与控制电压端电连接。本发明实施例在所述驱动电路包括的晶体管的背栅极与控制电压端之间设置第一电容，可以通过补偿方式，提高补偿时驱动电路包括的晶体管的depletion capacitance(耗尽电容)，调整像素电路工作时，驱动电路包括的晶体管的S因子及相应的数据电压范围。技术研发人员：朴宇成,赵永亮受保护的技术使用者：京东方科技集团股份有限公司技术研发日：技术公布日：2024/6/5