一种电学连接高密度坡面台阶纳米线的方法与流程

本发明涉及通过循环交替刻蚀工艺获得高密度坡面台阶的方法，尤其涉及一种电学连接高密度坡面台阶纳米线的方法。

背景技术：

晶硅或相关半导体纳米线(nanowire)是开发新一代高性能微纳电子逻辑、传感和显示应用的关键构建单元。为了更好地与平面电子工艺相兼容，并实现定位集成，本申请发明人最早提出了一种平面固液固(ipsls)生长模式：其中，采用非晶硅作为前驱体，由低熔点金属铟、锡纳米颗粒吸收非晶硅而生长出晶硅纳米线结构。同时，利用掩膜层和衬底对刻蚀气体的不同刻蚀响应，可通过循环交替刻蚀的方法制备出多级坡面纳米台阶，以此三维台阶作为引导，金属液滴在台阶边缘覆盖的非晶硅吸引下，顺延台阶边缘运动，从而将纳米线生长在台阶边缘，实现高密度坡面台阶纳米线阵列。

然而，这种高密度纳米线阵列却面临着难以应用在电子器件中的问题。在微纳电子器件中，为了便于测试、封装等需要，与纳米线沟道实现电学连接的金属电极其尺寸往往是微米级，而此前实现的坡面台阶的间距只有纳米级，较大的尺寸差距往往使得金属电极不能与纳米线充分可靠地连接，这不仅给制造工艺带来了巨大的挑战，同时也降低了纳米线作为沟道的利用率，难以制备大电流、高集成度的电子器件。

技术实现要素：

发明目的：本发明提出一种电学连接高密度坡面台阶纳米线的方法，通过对掩膜层形状的设计，即短边曲率较大、而长边曲率较小，由于掩膜层刻蚀气体对曲率较大的短边刻蚀更快，因而可以利用循环交替刻蚀的方法在坡面上形成长宽方向上间距不同且间距可控的密排引导纳米台阶，如此有利于在宽台阶上方便地制备电极，实现对陡壁上高密度纳米线阵列的分别电学连接，为实现高密度堆叠的分立纳米线场效应器件提供极大的方便。

技术方案：

一种电学连接高密度坡面台阶纳米线的方法，包括步骤：

1)在衬底上利用pecvd或者pvd工艺淀积一层200～1000nm厚的绝缘介质层；

2)利用光刻、电子束直写或者掩膜板技术定义台阶边缘，使其短边曲率较大、而长边曲率较小；利用电感耦合等离子体刻蚀或者反应离子体刻蚀工艺刻蚀所述绝缘介质层形成垂直台阶侧壁；所述刻蚀厚度不能超过所述绝缘介质层的厚度；

3)在所述台阶顶部覆盖一层光刻胶掩膜层，通过icp刻蚀工艺进行刻蚀；再通入sf6、c4f8、cf4或者ar对所述光刻胶掩膜层边缘处暴露的氧化硅介质层进行刻蚀；对上述两步进行循环刻蚀若干次，得到多级坡面纳米台阶，且台阶的级数相应于循环刻蚀的次数；

4)在坡面纳米台阶一端，通过光刻、热蒸发工艺或者溅射工艺，局部淀积一层厚度为20～100nm的带状催化金属层；升高温度至催化金属层熔点以上，通入还原性气体等离子体进行处理，使覆盖在所述坡面纳米台阶一端的催化金属层转变为分离的金属纳米颗粒；

5)将温度降低到金属纳米颗粒熔点以下，在整个结构表面淀积覆盖一层与所需生长纳米线相应的非晶半导体前驱体薄膜层；

6)在真空或者惰性气体保护的环境中，将温度升高至催化金属熔点以上，使得金属纳米颗粒重新熔化，在其前端开始吸收非晶硅层，而在后端淀积出晶态的纳米线；所述纳米线借助坡面纳米台阶上的多级台阶作为引导沟道平行生长，获得平行生长于所述坡面纳米台阶上的纳米线阵列；

7)通过氢气等离子体、icp或者rie刻蚀工艺清除剩余的非晶硅前驱体薄膜层；

8)在所述坡面纳米台阶两端，利用光刻或者电子束直写形成图案，然后利用热蒸发或者溅射工艺淀积一层50～200nm厚的分立金属电极，形成对所述纳米线可靠的分别电学连接。

所述步骤1)中，所述衬底的材料为晶硅、玻璃、铝箔、氮化硅、氧化硅、碳化硅、蓝宝石、聚酰亚胺或者聚对苯二甲酸类塑料。

所述步骤1)中，所述绝缘介质层厚度为100～600nm。

所述步骤1)中，所述绝缘介质层材料为氧化硅。

所述步骤3)中，每级台阶的高度在1～1000纳米范围内，循环刻蚀次数为1～10；长度方向上的间距为宽度方向的2～3倍。

所述催化金属为铟。

所述前驱体薄膜层为非晶硅a-si、非晶锗a-ge、非晶碳a-c或者其他的非晶合金层，或异质叠层结构。

在所述坡面纳米台阶上，每层所述前驱体薄膜层覆盖厚度在2～500nm之间。

有益效果：1)利用掩膜层和衬底对刻蚀气体的不同刻蚀响应，仅通过一次光刻+刻蚀工艺，即可通过循环交替刻蚀获得多级坡面纳米台阶。可直接用于引导纳米线在此坡面上平行生长，获得高密度三维坡面纳米线阵列结构；2)通过掩膜层形状的特定设计，利用掩膜层刻蚀气体对掩膜层两个方向刻蚀速度的差异，实现了其高曲率(如条带的两端)位置比低曲率(或者平直)位置宽得多的台阶面，继而生长出平行于台阶的纳米线；3)坡面台阶长度方向上较大的间距便于后续过程制备金属电极，这为实现高集成度、大电流的微纳电子器件提供了可能；4)分立形式的电极充分利用了每一根纳米线，一处台阶上的纳米线不再作为一个整体使用，由于台阶的级数可以通过循环交替刻蚀的次数控制，因而这种形式有望大幅提高器件的集成度。

附图说明

图1是本发明提供的一种电学连接高密度坡面台阶纳米线的制备流程示意图。其中，图1a衬底预处理，图1b在衬底上淀积一层介质层，图1c刻蚀介质层形成垂直台阶并覆盖掩膜层，图1d退蚀技术形成多级坡面台阶，图1e台阶一端淀积条带状催化金属层，图1f氢等离子体处理形成催化金属液滴，图1g覆盖非晶体前驱层，图1h开始生长纳米线，图1i台阶两端淀积分立金属电极。

图2是本发明提供的一种电学连接高密度坡面台阶结构sem示意图。

具体实施方式

下面结合附图和具体实施例，进一步阐明本发明。

图1是本发明提供的一种电学连接高密度坡面台阶纳米线的制备流程示意图。如图1所示，本发明的电学连接高密度坡面台阶纳米线的方法，步骤包括：

1)以晶硅、玻璃、铝箔、氮化硅、氧化硅、碳化硅、蓝宝石、pi(聚酰亚胺)或者pet(聚对苯二甲酸类塑料)作为衬底，利用pecvd或者pvd工艺淀积一层200～1000nm厚的绝缘介质层；在本发明中，更优的方案是利用pecvd或者pvd工艺淀积一层100～600nm厚的绝缘介质层，所述绝缘介质层的材料为氧化硅，如sio2，si3n4等；

2)利用光刻、电子束直写或者掩膜板技术定义台阶边缘，使其短边曲率较大、而长边曲率较小，这有利于后续步骤形成需要的台阶形貌；利用电感耦合等离子体(icp)刻蚀或者反应离子体刻蚀(rie)工艺刻蚀介质层形成垂直台阶侧壁；刻蚀厚度不能超过氧化硅介质层厚度；

3)在台阶顶部覆盖一层光刻胶掩膜层，在icp刻蚀工艺中，通入o2、cl2或者与掩膜层相应的刻蚀气体形成等离子体，光刻胶竖直方向被刻蚀的同时，也会在水平方向向内缩进一定距离，且在曲率较大的短边方向上缩进更多，然后通入sf6、c4f8、cf4或者ar对光刻胶掩膜层边缘处暴露的氧化硅介质层进行刻蚀；如此两步循环交替进行，由于掩膜层的逐次退蚀以及局部曲率不同导致的退蚀速率不同，最终可以得到长度方向上台阶间距较大而宽度方向上台阶间距较小的多级坡面纳米台阶，且台阶的级数相应于循环刻蚀的次数；每级台阶的高度在1～1000纳米范围内，循环周期可为1～10；长度方向上的间距约为宽度方向的2～3倍；

4)在坡面纳米台阶一端，通过光刻、热蒸发工艺或者溅射工艺，局部淀积一层厚度为20～100nm的带状催化金属层；升高温度至催化金属层熔点以上，通入氢气、氨气等还原性气体等离子体进行处理，使覆盖在坡面纳米台阶一端的催化金属层转变为分离的金属纳米颗粒；在本发明中，所述催化金属为铟；

5)将温度降低到金属纳米颗粒熔点以下，整个结构表面淀积覆盖一层与所需生长纳米线相应的非晶半导体前驱体薄膜层；所述前驱体薄膜层为非晶硅a-si、非晶锗a-ge、非晶碳a-c或者其他的非晶合金层，以及异质叠层(如a-ge/a-si)结构；在坡面纳米台阶上，每层薄膜覆盖厚度在2～500nm之间；

6)在真空或者惰性气体保护的环境中，将温度升高至催化金属熔点以上，使得金属纳米颗粒重新熔化，在其前端开始吸收非晶硅层，而在后端淀积出晶态的纳米线；借助坡面上的多级台阶作为引导沟道，获得平行生长于坡面台阶上的纳米线阵列；

7)剩余的非晶硅前驱体薄膜层可由氢气等离子体、icp或者rie刻蚀工艺清除；由于坡面台阶生长的纳米线直径大于坡面上剩余非晶薄膜前驱体层，通常直径是薄膜厚度的2～3倍，且在icp，rie刻蚀工艺中，非晶层的刻蚀速率通常高于对晶态纳米线的刻蚀，因此坡面台阶上的非晶层被选择性地清除；

8)在坡面纳米台阶两端，利用光刻或者电子束直写形成图案，然后利用热蒸发或者溅射工艺淀积一层50～200nm厚的分立金属电极，形成对纳米线可靠的分别电学连接。

以上详细描述了本发明的优选实施方式，但是本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种等同变换(如数量、形状、位置等)，这些等同变换均属于本发明的保护。