一种微电极及其形成方法与流程

本申请涉及半导体领域，特别是涉及一种微电极及其形成方法。

背景技术：

微电极是现代电化学学科的重要分支之一，在痕量检测、单细胞检测、生物传感中具有很高的优越性。微电极具有较小的尺寸，可用于微观物质的探索，或者神经递质信息的实时监测。其中的微电极的尺寸可达微米级甚至纳米级，因此具有较高的电流密度、低的时间常数以及快的传质速度，这些有两个的特性使微电极具有很快的响应速度和高的信噪比。因此微电极在细胞生物学、神经学、药学和组织工程等领域有广泛的应用。

然而，微电极意味着电极本身的尺寸较小，电极之间的间距也较小，通常来说，为了不影响超电极的可靠性，可以尽可能的减小电极之间的间隔，提高微电极的分辨率。为了获得微小间距的图形，工业界一般依赖先进光刻技术，普通光刻技术一般很难达到尺寸<20nn图形制备的分辨率，极紫外光(extremeultraviolet，euv)光刻技术可以达到，但设备极其昂贵(设备价格一般在几亿美金)，且基本对中国大陆禁运。电子束光刻技术能达到<20nm图形的分辨率，但是因为是束斑直写技术，效率极其低下。另外即使利用先进光刻技术，通过刻蚀对贵金属电极刻蚀很难，比如金或者铂金都是等离子刻蚀难以进行的，因为刻蚀副产物难以挥发，而剥离工艺依赖先进光刻技术，同时金等贵金属与硅基cmos技术不兼容，容易造成重金属沾污。

因此，现有技术中制备微电极的成本很高，如何制备尺寸较小的微电极，不依赖对贵金属刻蚀或者剥离技术形成极小间距电极，成为本领域技术人员亟待解决的问题。

技术实现要素：

为解决上述技术问题，本申请实施例提供一种微电极及其形成方法，形成了尺寸较小的超微电极，同时降低了制备成本。

本申请实施例提供了一种微电极的形成方法，其特征在于，所述方法包括：

提供衬底，所述衬底上形成有图案化的掩膜层；

以所述掩膜层为掩蔽，对所述衬底进行刻蚀，形成所述衬底上的间隔墙，所述间隔墙在底部的宽度大于顶部的宽度；

在所述衬底上形成绝缘层，去除所述间隔墙形成沟槽；

在所述绝缘层上形成电极层，所述沟槽将所述电极层隔开。

可选的，所述衬底上的图案化的掩膜层可以通过以下方式得到：

在所述衬底上形成牺牲层，所述牺牲层的形状根据目标电极的形状确定；

在所述牺牲层的侧壁形成掩膜层；

去除所述牺牲层。

可选的，所述在所述牺牲层的侧壁形成掩膜层，包括：

沉积掩膜材料层；

去除所述衬底上表面以及所述牺牲层上表面的掩膜材料层，保留所述牺牲层侧壁上的掩膜材料层作为掩膜层。

可选的，所述衬底和所述牺牲层之间还形成有阻挡层，所述以所述掩膜层为掩蔽，对所述衬底进行刻蚀，包括：

以所述掩膜层和所述阻挡层为掩蔽，对所述衬底进行刻蚀。

可选的，所述阻挡层通过以下方式形成：沉积阻挡材料层，以所述掩膜层为掩蔽，对所述阻挡材料层进行刻蚀，得到阻挡层。

可选的，所述去除所述间隔墙形成沟槽，包括：

去除所述间隔墙以及所述间隔墙下的部分衬底，形成沟槽，所述沟槽在底部的宽度大于顶部的宽度。

可选的，所述方法还包括：

在所述沟槽中形成填充层。

本申请实施例还提供了一种微电极，所述微电极包括：

衬底；

所述衬底上的绝缘层，以及分隔所述绝缘层的沟槽；所述沟槽在底部的宽度大于顶部的宽度；

在所述绝缘层上的电极层，所述沟槽将所述电极层隔开。

可选的，所述沟槽贯穿所述绝缘层和部分所述衬底。

可选的，所述沟槽中形成有填充层。

在本申请实施例中提供了一种微电极及其形成方法，提供衬底，衬底上形成有图案化的掩膜层，以掩膜层为掩蔽，对衬底进行刻蚀，形成衬底上的间隔墙，间隔墙的底部的宽度可以大于顶部的宽度，在衬底上形成绝缘层，去除间隔墙形成沟槽，在绝缘层上形成电极层，形成的电极层被沟槽隔开，即沟槽作为电极层的间隔。由于电极层的间隔可以根据沟槽的宽度确定，而沟槽的宽度可以根据间隔墙的宽度确定，间隔墙的宽度又可以根据掩膜层的宽度确定，因此，只要得到尺度较小的掩膜层，即可得到尺寸较小的电极层的间隔，避开了现有技术中直接对电极层进行刻蚀的工艺，因为电极材料很难通过刻蚀进行图形化，此方法成功规避了电极材料生长后的刻蚀或者剥离工艺，从而规避了难以对电极材料刻蚀的技术难点，同时也降低了形成电极的成本。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种微电极的制造方法的流程图；

图2-12为根据本申请实施例提供的一种微电极的制造方法形成微电极过程中器件的结构示意图，其中图2(a)-图12(a)为俯视图，图2b-12b为相应俯视图中aa向的剖视图，图10(c)和图12(c)为10(a)和12(a)中aa向的另一种剖视图；

图13为根据本申请实施例提供的一种微电极的制造方法实际形成的微电极器件示意图。

具体实施方式

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。

其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

发明人经过研究发现，微电极意味着电极本身的尺寸较小，电极之间的间距也较小，通常来说，可以尽可能的减少电极之间的间隔，提高微电极的分辨率。。业界一般依赖先进光刻技术，普通光刻技术一般很难达到尺寸<20nn图形制备的分辨率，euv光刻技术可以达到，但设备极其昂贵。电子束光刻技术能达到<20nm图形的分辨率，但是因为是束斑直写技术，效率极其低下。实际上，在生物研究过程中，对应细胞级别的测试电极需要微米级别，而对应dna级别的测试电极需要纳米级别，而纳米级别的电极需要先进光刻，比如加工20nm间距的电极需要深紫外光(deepultraviolet，duv)甚至euv的光刻设备，或者电子束直写设备，导致加工依赖昂贵的设备，成本很高。

此外，即使利用先进光刻技术，对于金属层的刻蚀难度要高于对半导体材料的刻蚀难度，例如对于金电极或铂金电极来说，等离子刻蚀很难生成可挥发的产物。因此，实际操作中可以通过剥离工艺来形成金电极，但是剥离工艺的精度远低于常规刻蚀，因此需要更高精度的设备来形成，导致加工成本更加昂贵。同时，金等贵金属与硅基cmos技术不兼容，容易造成重金属沾污，更增加了形成微电极的难度。

因此，如何制备尺寸较小的微电极，降低制备成本，成为本领域技术人员亟待解决的问题。

基于此，在本申请实施例中，提供一种微电极及其制造方法，提供衬底，衬底上形成有图案化的掩膜层，以掩膜层为掩蔽，对衬底进行刻蚀，形成衬底上的间隔墙，间隔墙的底部的宽度可以大于顶部的宽度，在衬底上形成绝缘层，去除间隔墙形成沟槽，在绝缘层上形成电极层，形成的电极层被沟槽隔开，即沟槽作为电极层的间隔。由于电极层的间隔可以根据沟槽的宽度确定，而沟槽的宽度可以根据间隔墙的宽度确定，间隔墙的宽度又可以根据掩膜层的宽度确定，因此，只要得到尺度较小的掩膜层，即可得到尺寸较小的电极层的间隔，避开了现有技术中直接对电极层进行刻蚀的工艺，降低了刻蚀难度以及硬件要求，从而降低了形成电极的成本。

为了更好的理解本申请的技术方案和技术效果，以下将结合流程图1和附图2-13对具体的实施例进行详细的描述。

参考图1所示，为本申请实施例提供的一种微电极的形成方法，该方法包括以下步骤：

s101，提供衬底100，衬底100上形成有图案化的掩膜层110，参考图2-7所示。

在本申请实施例中，衬底100为半导体衬底，例如可以为si衬底、ge衬底、sige衬底、soi(绝缘体上硅，silicononinsulator)或goi(绝缘体上锗，germaniumoninsulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如gaas、inp、sio2或sic等，还可以为叠层结构，例如si/sige等，还可以为其他外延结构，例如sgoi(绝缘体上锗硅)等。如图2所示，所述衬底100为体硅衬底。

在衬底100上形成有图案化的掩膜层110，具体的，本申请实施例中的掩膜层110用于确定微电极的形状以及微电极的间隔的形状，比如掩膜层110的宽度为7nm，则后续隔离槽的宽度也将是7nm，即电极之间的间隔为7nm。参见图2所示，其中，图2(a)为器件的俯视图，图2(b)为图2(a)沿虚线aa向的剖面结构示意图。图案化的掩膜层110的形状可以为环形，环形之内的区域中可以形成内电极，环形之外的区域中可以形成外电极，环形区域可以作为内电极和外电极的间隔区域。

作为一种可能的实现方式，在衬底100上形成图案化的掩膜层110，可以具体为，在衬底100上沉积掩膜材料层110’，对掩膜材料层110’进行各向异性刻蚀得到图案化的掩膜层110。具体的，掩膜层110可以是sio2，sin，sic，hfo2，al2o3等等薄膜，沉积方式可以是等离子体增强化学的气相沉积法(plasmaenhancedchemicalvapordeposition，pecvd)，或者原子层沉积(atomiclayerdeposition，ald)。相比较而言，对掩膜层的刻蚀比对金属层的刻蚀更加容易，因此成本也更低。

作为另一种可能的实现方式，在衬底100上形成图案化的掩膜层110，还可以具体为，在衬底100上形成牺牲层130，牺牲层130的形状根据目标电机的形状确定，牺牲层130的边缘位于后续形成的间隔墙处，也是后续形成的电极间隔处，牺牲层和其下的衬底构成较大尺寸的台阶，在牺牲层130的侧壁形成掩膜层110，去除牺牲层130。事实上，掩膜层沿衬底表面方向的厚度的精确控制非常关键，该厚度决定了后续关键尺寸，即电极之前的间隔宽度，而这种方法中，掩膜层110是形成与牺牲层130侧壁上的，因此其厚度可控且尺寸较小，在电极尺寸较小时，无需先进光刻技术即可得到纳米尺度的掩膜层110，从而进一步减少形成掩膜层110的成本。

在衬底100上形成牺牲层130，可以具体为，沉积牺牲材料层130’，对牺牲材料层130’进行刻蚀，得到牺牲层130，牺牲层130的形状根据目标电机的形状确定，牺牲层130的边缘位于后续形成的间隔墙处；在牺牲层130的侧壁上形成掩膜层110，可以具体为，沉积掩膜材料层110’，去除衬底100上表面以及牺牲层130上表面的掩膜材料层，保留在牺牲层130侧壁上的掩膜材料层作为掩膜层110。

在本申请实施例中，衬底100和掩膜层110之间还可以形成有阻挡材料层120’，用于选择性去除牺牲层130时保护衬底100，同时在掩膜层110进行刻蚀时保护其下的衬底100。这样，在形成图案化的掩膜层110后，还可以以图案化的掩膜层110为掩蔽，对阻挡材料层120’进行刻蚀，以形成只存在于掩膜层110下的阻挡层120，参考图2(b)所示。

下面对存在阻挡层120的情况下，形成图案化的掩膜层110的一种具体实施方式进行详细说明。

首先可以在衬底100上依次形成阻挡材料层120’和牺牲材料层130’，参考图3所示，其中，图3(a)为器件的俯视图，图3(b)为图3(a)沿虚线aa向的剖面结构示意图。具体的，阻挡材料层120’可以是氧化硅，其厚度可以是2～30nm，牺牲材料层130’可以是非晶硅，其厚度可以是20～100nm，阻挡材料层120’和牺牲材料层130’的形成方式可以是气相沉积的方式。

在形成阻挡材料层120’和牺牲材料后，可以以阻挡材料层120’为刻蚀停止层，对牺牲材料层130’进行刻蚀，得到牺牲层130，参考图4所示，其中，图4(a)为器件的俯视图，图4(b)为图4(a)沿虚线aa向的剖面结构示意图。刻蚀的方式可以是光刻和离子刻蚀，形成的牺牲层130的侧壁角度可以接近90°，牺牲层130的形状会直接影响微电极的形状。具体的，牺牲层130的边缘可以与形成的一侧电极的边缘一致，例如牺牲层130与要形成的内电极的形状一致。

刻蚀形成牺牲层130后，可以在牺牲层130侧壁形成一定厚度的掩膜层110，掩膜层110的材料可以是sin，sin后厚度可以决定电极之间的间隔宽度。参考图6所示，其中，图6(a)为器件的俯视图，图6(b)为图6(a)沿虚线aa向的剖面结构示意图。具体的，sin的厚度可以是3～30nm。由于牺牲层130侧壁的掩膜层110的厚度较容易控制，例如可以通过薄膜生长速率和时间来控制，也可以采用ald方式精确控制薄膜厚度，因此很容易生成固定厚度且较薄的掩膜层110，从而生成固定宽度且较窄的间隔宽度。

具体实施时，可以沉积掩膜材料层110’，参考图5所示，其中，图5(a)为器件的俯视图，图5(b)为图5(a)沿虚线aa向的剖面结构示意图。去除牺牲层130顶部和阻挡层120顶部的掩膜材料层110’，保留牺牲层130侧壁的掩膜材料层110’。去除牺牲层130顶部和阻挡层120顶部的掩膜材料层110’，可以通过离子各向异性刻蚀实现。

在形成牺牲层130侧墙位置的掩膜层110后，可以去除牺牲层130，参考图7所示，其中，图7(a)为器件的俯视图，图7(b)为图7(a)沿虚线aa向的剖面结构示意图。具体的，可以通过湿法选择性去除牺牲层130，例如可以通过koh液体或者tmah液去除非晶硅的牺牲层130，从而得到较薄的掩膜层110。

在形成牺牲层130和掩膜层110的过程中，牺牲层130下的阻挡材料层120’起到了对衬底100的保护作用。在形成掩膜层110后，可以以掩膜层110为掩蔽，对阻挡材料层120’进行刻蚀，以形成仅存在于掩膜层110下的阻挡层120，参考图2所示，对阻挡材料层120’的刻蚀方式可以是干法各向异性刻蚀方式。

s102，以掩膜层110为掩蔽，对衬底100进行刻蚀，形成衬底100上的间隔墙140，间隔墙140在底部的宽度大于顶部的宽度，参考图8所示。

在形成掩膜层110后，可以以掩膜层110为掩蔽，对衬底100进行刻蚀，形成衬底100上的间隔墙140，间隔墙140的形状与后续电极间隔的形状一致，为了更好的形成电极的间隔，间隔墙140在底部的宽度可以大于顶部的宽度。参考图8所示，其中，图8(a)为器件的俯视图，图8(b)为图8(a)沿虚线aa向的剖面结构示意图，间隔墙140可以分为宽度一致的陡直的上半部分，和上窄下宽的倾斜的下半部分。

若掩膜层110和衬底100之间还形成有阻挡层120，则以掩膜层110为掩蔽，对衬底100进行刻蚀，可以具体为，以掩膜层110和阻挡层120为掩蔽，对衬底100进行刻蚀。

s103，在衬底100上形成绝缘层150，去除间隔墙140形成沟槽160，参考图9和图10所示。

在形成间隔墙140后，可以在衬底100上形成绝缘层150，绝缘层150可以填充间隔墙140之间的间隙，参考图9所示，图9(a)为器件的俯视图，图9(b)为图9(a)沿虚线aa向的剖面结构示意图。事实上，参考图9(a)所示，绝缘层150所在的区域为后续形成的电极所在的区域，而间隔墙140所在的区域为电极之间的间隔所在的区域。绝缘层150可以是sio2，也可以是其他绝缘材料。

具体的，可以在衬底100上沉积绝缘材料层，沉积的绝缘材料层的厚度大于或等于间隔墙140的高度，对绝缘层150和掩膜层110进行回刻直到暴露间隔墙140，或者对绝缘层150和掩膜层110进行平坦化直到暴露间隔墙140，则得到与间隔墙140齐平的绝缘层150。

若掩膜层110和衬底100之间还形成有阻挡层120，则对绝缘层150和掩膜层110进行回刻时，还包括对阻挡层120进行回刻；对绝缘层150和掩膜层110进行平坦化时，还包括对阻挡层120进行平坦化。

在形成绝缘层150后，间隔墙140将绝缘层150分隔开，去除间隔墙140，可以形成绝缘层150之间的沟槽160，参考图10所示，图10(a)为器件的俯视图。其中，沟槽160可以与原来间隔墙140的形状一致，沟槽160的深度也可以比间隔墙140的高度更大，例如在去除间隔墙140后，还可以去除间隔墙140下的部分衬底100，形成沟槽160，形成的沟槽中，底部宽度大于顶部宽度。

具体的，可以通过湿法选择性腐蚀间隔墙140，形成沟槽160，通过这种方式去除间隔墙140后，会无可避免的腐蚀间隔墙140下的衬底100，形成如图10(b)所示的沟槽160，图10(b)为图10(a)沿虚线aa向的剖面结构示意图。当然，在形成图10(b)所示的沟槽160后，还可以进一步对沟槽160底部进行刻蚀，形成如图10(c)所示的沟槽160，图10(c)为图10(a)沿虚线aa向的另一剖面结构示意图，后一种沟槽160的底部具有更大的体积，且在沿衬底100表面的方向上具有更大的距离，有助于后续电极层的形成。

这种形成沟槽160的方式，避免了通过光刻来实现较深较窄的沟槽的刻蚀，从而降低了对硬件的要求，节约成本。

s104，在绝缘层上形成电极层170，沟槽将电极层隔开，参考图11和图12所示。

在形成沟槽160后，沟槽160将绝缘层150隔开，且在沟槽160的底部绝缘层150之间具有更大的间隔，在此基础上，可以在绝缘层150表面形成电极层170，形成的电极层170被沟槽160隔开，参考图11所示，图11(b)为图11(a)沿虚线aa向的剖面结构示意图。

电极层170材料可以是金、银、铂或铂金等，具体的，可以通过物理气相沉积或原子层沉积的方式形成电极层170，电极层170的厚度可以为1～10nm。这样，电极材料在绝缘层150上表面大量生长，在绝缘层150侧壁少量生长或不生长，且越接近沟槽160的底部，电极材料生产的越少，因此，在沟槽较深的情况下，沟槽160底部甚至不会存在电极材料。在沟槽160底部的间隔大于沟槽160顶部时，电极材料更难在沟槽160底部的侧壁上生长，因此，在电极材料生长的过程中，沟槽160即可对电极层170实现自然隔离。

在形成电极层170后，还可以在沟槽160中形成填充层180，参考图12所示。其中，填充层180可以填满沟槽160，参考图12(b)所示，图12(b)为图12(a)沿虚线aa向的剖面结构示意图，这样，填充层180作为电极层170之间的绝缘层150，增加电极层170之间的绝缘性；填充层180也可以仅填满部分沟槽160，例如填满沟槽160中侧壁上没有电极层170形成的部分，参考图12(c)所示，图12(c)为图12(a)沿虚线aa向的另一剖面结构示意图，这样，电极层170之间以空气作为绝缘层150，同样具有较好的绝缘性。

具体的，可以沉积填充材料层，或旋涂填充材料层，并对填充材料层进行回刻或平坦化，以形成沟槽160中的填充层180。填充层180可以是光刻胶或其他有机物，对填充材料层进行回刻，可以通过氧气等离子刻蚀的方式。

参考图13所示，为根据本申请实施例提供的一种微电极的制造方法实际形成的微电极器件示意图，其中，电极层170的厚度为17.1nm和15.6nm，电极层170之间的间隔为19.4nm，实现了纳米级别的电极层170的制造。

本申请实施例提供了一种微电极的制造方法，提供衬底，衬底上形成有图案化的掩膜层，以掩膜层为掩蔽，对衬底进行刻蚀，形成衬底上的间隔墙，间隔墙的底部的宽度可以大于顶部的宽度，在衬底上形成绝缘层，去除间隔墙形成沟槽，在绝缘层上形成电极层。由于电极层的间隔可以根据沟槽的宽度确定，而沟槽的宽度可以根据间隔墙的宽度确定，间隔墙的宽度又可以根据掩膜层的宽度确定，因此，只要得到尺度较小的掩膜层，即可得到尺寸较小的电极层的间隔，避开了现有技术中直接对电极层进行刻蚀的工艺，降低了刻蚀难度以及硬件要求，从而降低了形成电极的成本。

此外，本申请实施例中还可以通过在牺牲层的侧壁上形成掩膜层的方式来形成较薄的掩膜层，这种方式中，掩膜层的厚度可控且可达到较小尺寸，从而以掩膜层为掩蔽形成较小尺寸的间隔墙以及去除间隔墙后的沟槽，相比通过光刻得到掩膜层来说，能够得到更小尺度的沟槽，成本也更低，因此可以以更低的成本得到更小尺寸的电极间隔。

基于本申请实施例提供的一种微电极的制造方法，本申请实施例还提供了一种微电极，参考图11所示，该微电极包括：

衬底100；

所述衬底上的绝缘层150，以及分隔所述绝缘层的沟槽160；所述沟槽160在底部的宽度大于顶部的宽度；

在所述绝缘层150上的电极层170，所述沟槽160将所述电极层170隔开。

可选的，沟槽160贯穿所述绝缘层150和部分所述衬底100。

可选的，参考图12所示，所述沟槽160中形成有填充层180。

其中，衬底100为半导体衬底，例如可以为si衬底、ge衬底、sige衬底、soi(绝缘体上硅，silicononinsulator)或goi(绝缘体上锗，germaniumoninsulator)等。绝缘层150可以是sio2，也可以是其他绝缘材料。电极层170材料可以是金、银、铂或铂金等。填充层180可以是光刻胶或其他有机物。

本申请实施例中提到的“第一……”、“第一……”等名称中的“第一”只是用来做名字标识，并不代表顺序上的第一。该规则同样适用于“第二”等。

通过以上的实施方式的描述可知，本领域的技术人员可以清楚地了解到上述实施例方法中的全部或部分步骤可借助软件加通用硬件平台的方式来实现。基于这样的理解，本申请的技术方案可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如只读存储器(英文：read-onlymemory，rom)/ram、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者诸如路由器等网络通信设备)执行本申请各个实施例或者实施例的某些部分所述的方法。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例和设备实施例而言，由于其基本相似于系统实施例，所以描述得比较简单，相关之处参见系统实施例的部分说明即可。以上所描述的设备及系统实施例仅仅是示意性的，其中作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

以上所述仅是本申请的优选实施方式，并非用于限定本申请的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。