一种用于MEMS晶圆级封装的应力补偿方法与流程

本发明涉及一种用于mems晶圆级封装的应力补偿方法，属于微机电系统(mems)微加工领域，涉及利用薄膜的残余应力对键合前的晶圆进行挠曲调整的方法。

背景技术：

mems器件封装的根本目的在于以最小的尺寸和重量、最低的价格和尽可能简单的结构服务于具有特定功能的一组元器件。mems晶圆级封装技术是指在单个mems芯片分离之前，以硅晶圆为单位，通过晶圆键合或薄膜淀积等技术途径，实现mems芯片不同层次之间机械与电气连接，实现晶圆上各个mems芯片微结构的独立密封的技术。与器件级封装相比，晶圆级封装使芯片上的可动结构不受后道工序如划片等的影响，提高器件成品率，同时可以大大节省封装成本，缩小封装尺寸。目前mems晶圆级封装技术已经成为mems器件的主流封装技术。

mems晶圆在加工过程中，为实现电气连接需要加工出电极膜层结构，si-sio2键合需要加工出sio2膜层，au-si键合需要加工出au膜层结构；这些膜层在沉积过程中在晶格不匹配、温度变化、形变、相变、结构缺陷等因素的作用下，薄膜中会不可避免的产生残余应力。残余应力过大会造成晶圆的极大挠曲，待键合片挠曲过大会给键合对准带来极大困难，而且在键合过程中会带来局部未键合上、晶圆键合片上一致性差的问题。单面大应力也会降低键合的机械强度，削弱芯片的抗冲击、抗机械振动能力，从而影响芯片的可靠性。此外，非平衡应力也会对器件的全温稳定性造成影响。

技术实现要素：

本发明解决的技术问题是：为克服现有技术不足，本发明涉及一种用于mems晶圆级封装的应力补偿方法，对待键合片的挠曲进行调整，以平衡键合片两侧应力。

本发明解决技术的方案是：

一种用于mems晶圆级封装的应力补偿方法，键合封装结构包括：封帽层、器件层和衬底层；封帽层正面包含腔体结构以及用于si-sio2键合的sio2膜层结构，器件层包含有器件结构，衬底层正面包括腔体结构、au膜层结构以及电极膜层结构；封帽层正面与器件层背面之间通过si-sio2直接键合形成soi片，soi片器件层的正面完成器件结构加工后与已完成正面结构加工的衬底层硅片正面通过au-si共晶键合形成封装；

在已完成器件层加工的soi片的背面沉积相应的应力薄膜，以平衡soi片的两侧应力；

在已完成正面结构加工的衬底层硅片背面沉积相应的应力薄膜，以平衡衬底层硅片的两侧应力；

再通过au-si共晶键合将soi片和衬底层键合在一起形成封装。

优选的，具体步骤如下：

(1)利用台阶仪测量已完成器件层加工的soi片背面沿直径方向上高度变化，以soi片两端的测量起始点和终点为基点，以直径方向上最大相对高度衡量soi片挠曲程度，记为h1；

(2)根据soi片的挠曲程度h1在其背面沉积相应的应力薄膜，并将soi片挠曲程度控制在h2，-5μm≤h2≤5μm，以平衡soi片两侧应力；

(3)利用台阶仪测量已完成正面结构加工的衬底层硅片背面沿直径方向上的高度变化，以衬底层硅片两端测量起始点和终点为基点，以直径方向上最大相对高度衡量衬底层硅片挠曲程度，记为r1；

(4)根据衬底层硅片的挠曲程度r1在其背面沉积相应的应力薄膜，并将衬底层硅片挠曲程度控制在r2，-5μm≤r2≤5μm，以平衡衬底层硅片两侧应力；

(5)将平衡好两侧应力的soi片和衬底层硅片键合在一起，完成封装。

优选的，步骤(1)中，soi片为已完成器件层加工的soi片，其高度的变化的测量沿soi片背面的直径方向，测量起始点离晶圆边缘的距离a1与soi片直径d1的关系满足a1≤d1/10，测量终点离晶圆边缘的距离a2与soi片直径d1的关系满足a2≤d1/10，且a1＝a2，测量点间隔s1≤20μm；起始点的高度与终点的高度取平，并设为基点，起始点和终点之间测得的相对于基点的最大高度h1即为soi片的挠曲程度，soi片挠曲为凸形则h1为正值，soi片挠曲为凹形则h1为负值。

优选的，步骤(2)和步骤(4)中，应力薄膜可以是sio2或sinx，也可以是w、au、cr、ti中的任意一种金属薄膜；sio2或sinx薄膜可采用pecvd或lpcvd进行沉积；金属薄膜可采用磁控溅射或电子束蒸镀进行沉积。

优选的，步骤(2)中，根据soi片的挠曲程度在其背面生长相应的应力薄膜，若h1为正值时则在其背面沉积压应力薄膜，h1为负值则在其背面沉积拉应力薄膜；应力薄膜的厚度根据h1值的大小和薄膜的残余应力参数进行调节，通过应力薄膜厚度的调节将soi片挠曲程度控制在-5μm≤h2≤5μm。

优选的，所述的应力薄膜的残余应力参数可以通过在soi背面沉积不同厚度的应力薄膜，并分别测量不同厚度应力薄膜下soi片的挠曲程度变化而获得。

优选的，步骤(3)中，衬底层硅片为已完成正面结构加工的硅片，其高度的变化的测量沿硅片背面的直径方向，测量起始点离晶圆边缘的距离b1与衬底层硅片d2的关系满足b1≤d2/10，测量终点离晶圆边缘的距离b2与衬底层硅片d1的关系满足b2≤d2/10，且b1＝b2，测量点间隔s2≤20μm；起始点的高度与终点的高度取平，并设为基点，起始点和终点之间测得的相对于基点的最大高度r1即为衬底层硅片的挠曲程度，衬底层硅片挠曲为凸形则r1为正值，衬底层硅片挠曲为凹形则r1为负值。

优选的，步骤(4)中，根据衬底层硅片的挠曲程度在其背面生长相应的应力薄膜，若r1为正值时则在其背面沉积压应力薄膜，r1为负值则在其背面沉积拉应力薄膜；应力薄膜的厚度根据r1值的大小和薄膜的残余应力参数进行调节，通过应力薄膜厚度的调节将衬底层硅片挠曲程度控制在-5μm≤r2≤5μm。

优选的，所述的应力薄膜的残余应力参数可以通过在衬底层硅片背面沉积不同厚度的应力薄膜，并分别测量不同厚度应力薄膜下衬底层硅片的挠曲程度变化而获得。

本发明与现有技术相比的有益效果是：

(1)本发明相对平坦的待键合片，可有效提高键合对准精度，降低了对准偏差对器件性能的影响；

(2)本发明挠曲较小的两片晶圆相键合，可有效避免晶圆局部未键合上的问题，提高键合工艺的片上一致性；

(3)本发明晶圆两侧的平衡应力分布，可提高键合的机械强度，改善芯片的机械可靠性；

(4)本发明芯片两侧的平衡应力分布，降低了温度变动下不同材料间热膨胀系数差异对芯片的结构形变的影响，从而提高了芯片的全温稳定性。

附图说明

图1为本发明封装结构示意图；

图2为本发明工艺流程图；

图3为本发明单面应力薄膜下晶圆的凸形挠曲；

图4为本发明单面应力薄膜下晶圆的凹形挠曲；

图5为本发明不同厚度的拉应力薄膜对晶圆挠曲的影响；

图6为本发明不同厚度的压应力薄膜对晶圆挠曲的影响。

具体实施方式

下面结合实施例对本发明作进一步阐述。

本发明提出的一种用于mems晶圆级封装的应力补偿方法，键合封装结构包括：封帽层、器件层和衬底层；封帽层正面包含腔体结构以及用于si-sio2键合的sio2膜层结构，器件层包含有器件结构，衬底层正面包括腔体结构、au膜层结构以及电极膜层结构；封帽层正面与器件层背面之间通过si-sio2直接键合形成soi片，soi片器件层的正面完成器件结构加工后与已完成正面结构加工的衬底层硅片正面通过au-si共晶键合形成封装；在已完成器件层加工的soi片的背面沉积相应的应力薄膜，以平衡soi片的两侧应力；在已完成正面结构加工的衬底层硅片背面沉积相应的应力薄膜，以平衡衬底层硅片的两侧应力；再通过au-si共晶键合将soi片和衬底层键合在一起形成封装；其封装结构示意图，如图1所示。

所述应力补偿方法的具体步骤如图2所示，包括：

(1)利用台阶仪测量已完成器件层加工的soi片背面沿直径方向上高度变化，以soi片两端的测量起始点和终点为基点，以直径方向上最大相对高度衡量soi片挠曲程度，记为h1；

(2)根据soi片的挠曲程度h1在其背面沉积相应的应力薄膜，并将soi片挠曲程度控制在h2，-5μm≤h2≤5μm，以平衡soi片两侧应力；

(3)利用台阶仪测量已完成正面结构加工的衬底层硅片背面沿直径方向上的高度变化，以衬底层硅片两端测量起始点和终点为基点，以直径方向上最大相对高度衡量衬底层硅片挠曲程度，记为r1；

(4)根据衬底层硅片的挠曲程度r1在其背面沉积相应的应力薄膜，并将衬底层硅片挠曲程度控制在r2，-5μm≤r2≤5μm，以平衡衬底层硅片两侧应力；

(5)将平衡好两侧应力的soi片和衬底层硅片键合在一起，完成封装。

其一，soi片为已完成器件层加工的soi片，其高度的变化的测量沿soi片背面的直径方向，测量起始点离晶圆边缘的距离a1与soi片直径d1的关系满足a1≤d1/10，测量终点离晶圆边缘的距离a2与soi片直径d1的关系满足a2≤d1/10，且a1＝a2，测量点间隔s1≤20μm；起始点的高度与终点的高度取平，并设为基点，起始点和终点之间测得的最大相对于基点的高度h1即为soi片的挠曲程度，soi片挠曲为凸形则h1为正值，soi片挠曲为凹形则h1为负值；同理衬底层硅片挠曲程度r1的测量可采用同样的方法，衬底层硅片挠曲为凸形则r1为正值，衬底层硅片挠曲为凹形则r1为负值；图3、图4分别为单面应力薄膜作用下晶圆的凹形和凸形挠曲。

其二，应力薄膜可以是sio2或sinx，也可以是w、au、cr、ti金属薄膜中的任意一种；sio2或sinx薄膜可采用pecvd或lpcvd进行沉积，也可以采用其它化学或物理气相沉积方法；金属薄膜可采用磁控溅射或电子束蒸镀进行沉积，也可以采用其它物理气相沉积方法；soi片上的应力薄膜的残余应力参数可以通过在soi背面沉积不同厚度的应力薄膜，并分别测量不同厚度应力薄膜下soi片的挠曲程度变化而获得；衬底层硅片上的应力薄膜的残余应力参数可以通过同样的方法获得；图5和图6分别为不同厚度的拉应力薄膜和不同厚度的压应力对晶圆挠曲的影响。

其三，根据soi片的挠曲程度在其背面生长相应的应力薄膜，若h1为正值时则在其背面沉积压应力薄膜，h1为负值则在其背面沉积拉应力薄膜；应力薄膜的厚度根据h1值的大小和薄膜的残余应力参数进行调节，通过应力薄膜厚度的调节将soi片挠曲程度h2控制在-5μm≤h2≤5μm；例如：根据图5和图6中给出的硅晶圆上的应力薄膜参数，若晶圆的挠曲为-60μm，则可采用pecvd生长～1100nm厚度的sio2膜作为应力补偿薄膜，若晶圆的挠曲为60μm，则可以采用pecvd生长～900nm厚的sinx膜作为应力补偿薄膜，以对晶圆的挠曲进行调整；衬底层硅片的挠曲可以采用同样的方法，将其挠曲程度r2控制在-5μm≤r2≤5μm

本发明相对平坦的待键合片，可有效提高键合对准精度，降低了对准偏差对器件性能的影响；本发明挠曲较小的两片晶圆相键合，可有效避免晶圆局部未键合上的问题，提高键合工艺的片上一致性；本发明晶圆两侧的平衡应力分布，可提高键合的机械强度，改善芯片的机械可靠性；

本发明芯片两侧的平衡应力分布，降低了温度变动下不同材料间热膨胀系数差异对芯片的结构形变的影响，从而提高了芯片的全温稳定性。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。