一种硅基纳米线压阻式压力传感器及其制备方法

1.本发明属于微电子机械系统(mems)传感器设计领域，涉及一种mems压阻式压力传感器，以及采用mems加工方法实现硅片级压力传感器制造的方法。背景技术：2.mems(micro electro mechanical system)即微电子机械系统，是新兴的跨学科的高新技术研究领域。基于mems技术制造的压阻式压力传感器由于其体积小，易于集成，性能可靠、可实现非电信号到电信号的转换等优势，正逐渐取代传统的压力检测器件，成为压力感测领域的主流产品，并常用于汽车，航空航天、石化和生物医疗等领域。3.典型的压阻式压力传感器的工作原理是在外界压力的作用下使传感器的应变膜发生变形，从而使应变膜上的压敏电阻发生变形。由于压阻效应，压敏电阻的阻值会发生变化，从而转化为对应输出电压的变化，从而进行压力的测量。通常压敏电阻会以惠斯通电桥的方式分布在应变膜的应力集中处，以最大程度的提高压敏效果。4.压力传感器高的线性度、温度系数，零点漂移等不良因素都可以通过集成电路加以解决，而压力传感器的灵敏度这一性能指标主要通过器件结构或者加工工艺得以提高。目前微压压力传感器主要通过在应变膜上创建应力集中区域并将压敏电阻嵌入到该区域的方式来提高灵敏度，这需要应变膜薄而大。然而由于应变膜的限制，这种方式并不能将压阻区域的应力集中最大化。同时，嵌入到应变膜上的压阻与周围的体硅衬底接触，其带来的漏电和噪声对于高灵敏度的压阻式压力传感器也存在较大的影响。技术实现要素：5.本发明的目标在于针对上述问题，提出了一种新的硅基纳米线压阻式压力传感器及其制备方法。该结构的传感器与典型结构的压力传感器相比，具有极高的灵敏度和较低的非线性度；该传感器制备方法与标准体硅压阻式压力传感器加工方法兼容，对于微压领域具有较广阔的应用前景。6.为实现上述目的，本发明采用如下技术方案：7.一种硅基纳米线压阻式压力传感器，包括硅应变膜、压敏电阻、重掺杂连接线、金属引线和玻璃底座；硅应变膜由硅衬底制成，其正面含有位于中心的一个中心凸台、位于中心凸台外侧的关于中心对称的四个梁凸台结构以及围绕在梁凸台外侧的硅应变膜边缘；压敏电阻为悬空硅压阻纳米线，悬挂于硅应变膜边缘与每个梁凸台之间和中心凸台与每个梁凸台之间；重掺杂连接线为悬空硅重掺杂连接线，悬挂于应变膜边缘与梁凸台之间；金属引线与重掺杂连接线在硅应变膜的正面形成欧姆接触；玻璃底座为与硅应变膜的背面进行键合的带孔玻璃。8.进一步地，硅衬底为n型(100)晶面的单晶硅片。9.进一步地，硅应变膜为方形，中心凸台为正方形、圆形或其他中心对称的形状，梁凸台为矩形、梯形或其他镜面对称的形状。10.进一步地，悬挂于中心凸台与每个梁凸台之间的压敏电阻为一个或多个，悬挂于应变膜边缘与每个梁凸台之间的压敏电阻为一个或多个，悬挂于应变膜边缘与每个梁凸台之间的重掺杂连接线为一个或多个；悬挂于应变膜边缘与每个梁凸台之间的压敏电阻与重掺杂连接线对称排布。11.一种硅基纳米线压阻式压力传感器的制备方法，包括以下步骤：12.1)在硅衬底的正面第一次光刻图形露出压敏电阻区域，在该压敏电阻区域制作压敏电阻；然后再第二次光刻图形露出重掺杂接触区，在该重掺杂接触区制作重掺杂连接线；13.2)在硅衬底的正反两面依次制作sio2和si3n4，然后在正面第三次光刻图形，刻蚀si3n4并在压敏电阻和重掺杂连接线区域制作硅纳米线的硬掩模，利用硬掩膜刻蚀压敏电阻和重掺杂连接线区域，形成硅纳米线及其两侧凹槽；14.3)在硅衬底的正反两面依次制作sio2和si3n4，然后在背面第四次光刻图像形成腐蚀窗口，再在该腐蚀窗口区域进行背腔腐蚀制作背腔，得到硅应变膜；15.4)在硅应变膜正面第五次光刻图形，通过各向异性刻蚀去除所述凹槽底部的sio2和si3n4，保留硅纳米线侧壁的sio2和si3n4，然后各向异性刻蚀凹槽底部的si，最后各向同性腐蚀纳米线底部的硅，形成悬空硅纳米及梁凸台和中心凸台结构；16.5)去除硅应变膜正面和背面的sio2和si3n4，然后进行热氧化形成sio2来包覆硅纳米线，并形成金属与硅衬底的介质隔离层；17.6)在硅应变膜的正面第六次光刻图像形成引线孔区，在该引线孔区刻蚀sio2通孔来制作引线孔；再第七次光刻图像形成金属引线区，在硅应变膜正面制作金属，然后剥离制作金属引线；18.7)将步骤6)得到的硅应变膜的背面与带孔玻璃进行键合，然后划片，得到硅基纳米线压阻式压力传感器。19.进一步地，步骤1)中压敏电阻通过离子注入的方式制作；重掺杂区连接线通过离子注入或扩散的方式制作。20.进一步地，步骤2)和3)中sio2采用热氧化、apcvd、lpcvd或pecvd的工艺制作，si3n4采用apcvd、lpcvd或pecvd的工艺制作，sio2优选lpcvd工艺制作，si3n4优选pecvd工艺制作。lpcvd制作的sio2薄膜质量较好，而且对于k+的阻挡特性较好，有利于提高器件的稳定性。pecvd制作的si3n4薄膜应力较小。21.进一步地，步骤3)中背腔腐蚀采用hna、tmah或koh各向异性腐蚀工艺。22.进一步地，步骤4)中各向异性刻蚀优选rie刻蚀工艺，各向同性腐蚀采用hna工艺或xef2气态腐蚀工艺，优选为xef2气态腐蚀工艺。23.进一步地，步骤5)通过湿法腐蚀去除硅应变膜正面和背面的sio2和si3n4，湿法腐蚀sio2工艺优选bhf工艺，湿法腐蚀si3n4工艺优选150℃下85％的磷酸。24.进一步地，步骤6)通过干法刻蚀工艺或湿法腐蚀工艺刻蚀通孔，优选rie刻蚀工艺；制作金属引线时先光刻出金属引线区，然后pvd金属，最后剥离形成金属引线。25.进一步地，步骤7)中键合方式优选阳极键合工艺。26.相对于现有技术，本发明的优点在于：27.1)硅压阻纳米线结构的引入，提高了压敏电阻区域的应力集中，可以使传感器获得极高的灵敏度。28.2)硅压阻纳米线表面热氧化形成包覆的sio2层，一方面可以有效的减小漏电流的产生，另一方面，热氧化可以使压阻的浓度分布更加均匀。29.3)sio2/si3n4作为koh腐蚀工艺的掩膜对koh腐蚀工艺中的k+的阻挡特性较好，加工的器件具有较高的可靠性；30.4)采用了硅玻璃阳极键合工艺，其中的玻璃对压力感应膜起到了应力缓冲的作用，提高了传感器在后续封装和测试中的稳定性，具有广阔的应用前景。附图说明31.图1a为在硅片上制作压敏电阻的示意图；32.图1b为在硅片上制作重掺杂接触区的示意图；33.图1c为在硅片正面刻蚀si3n4，形成硅纳米线的硬掩模的示意图；34.图1d为在硅片正面刻蚀硅形成硅纳米线的示意图；35.图1e为在硅片背面腐蚀空腔形成硅应变膜的示意图；36.图1f为去除硅凹槽底部的sio2/si3n4和刻蚀凸台结构的示意图；37.图1g为去除硅纳米线底部的硅，形成悬空硅纳米线的示意图；38.图1h为硅片完成热氧化的示意图；39.图1i为在硅片正面制作引线孔和金属引线的示意图；40.图1j为在硅片的背面与带孔完成阳极键合的示意图；41.图2为悬空硅纳米线结构的压阻式压力传感器示意图；42.图3a为悬空硅纳米线结构的硅应变膜正面示意图；43.图3b为悬空硅纳米线结构的压阻排布电路示意图。44.图中：1—硅衬底；2—sio2；3—压敏电阻；4—重掺杂连接线；5—硬掩模；6—凹槽；7—sio2包覆的硅纳米线；8—金属引线；9—带孔玻璃；10—中心凸台；11—梁凸台。45.具体实施方法46.下面通过具体实施例并配合附图，对本发明做详细的说明。47.本实施例公开一种硅基纳米线压阻式压力传感器的制备方法，沿着<1 1 0>晶向排布的悬空的硅压阻纳米线区域存在极大的应力集中，由背腔腐蚀工艺制作的方形应变膜边缘与梁凸台之间悬挂四组硅压阻纳米线和硅重掺杂连接线，每组硅压阻纳米线和硅重掺杂连接线对称排布，每组硅压阻纳米线和硅重掺杂连接线数量可以是任意的(一般为1‑5个)，本实施例为2个。中心凸台与梁凸台之间中心对称悬挂四组硅压阻纳米线，每组硅压阻纳米线数量可以是任意的(一般为1‑5个)，本实施例为1个。具体而言，该方法的步骤包括：48.1)在(100)晶面的单晶硅片(即硅衬底)正面通过离子注入的方法制作压敏电阻和重掺杂接触区；49.2)在硅衬底的正面制作sio2/si3n4硬掩模并刻蚀硅形成硅纳米线；50.3)双面制作sio2、然后双面制作si3n4，作为背腔腐蚀掩膜，硅片背面光刻背腔区并刻蚀出背腔腐蚀窗口，然后进行背腔腐蚀制作硅应变膜；51.4)在硅衬底正面先各向异性刻蚀si3n4、sio2和si，再各向同性腐蚀硅形成悬空硅纳米线和凸台结构；52.5)腐蚀去除硅衬底的正面和背面的sio2和si3n4，然后热氧化形成sio2，包覆硅纳米线和形成金属与硅衬底的介质隔离层；53.6)在硅应变膜的正面制作引线孔和金属引线；54.7)将带有硅纳米线的硅应变膜的背面与带孔玻璃进行键合；55.8)划片，封装成压力传感器。56.下面举出一具体实施例，图1a‑1j为硅基纳米线压阻式压力传感器的制备方法的工艺流程图，步骤具体说明如下：57.a)备片并制作压敏电阻3：n型(100)单晶硅片作为芯片的硅衬底1，硅片厚度为400μm，硅片的正反表面热氧化生长sio2 2；硅片正面第一次光刻图形露出压敏电阻区域，riesio2剩余离子注入b+，硼推进，得到压敏电阻3，如图1a所示；58.b)制作重掺杂连接线4：硅片正面第二次光刻图形露出重掺杂接触区，rie sio2剩余离子注入b+，硼推进，得到重掺杂连接线4，如图1b所示；59.c)制作硅纳米线的硬掩模5：先双面lpcvd sio2然后双面pecvd si3n4硅片正面第三次光刻图形，再rie刻蚀si3n4并在压敏电阻和重掺杂连接线区域形成硅纳米线的硬掩模5，硬掩模线条宽度为1μm，如图1c所示；60.d)制作硅纳米线：利用sio2/si3n4硬掩模rie刻蚀压敏电阻和重掺杂连接线区域周围的si 1μm形成凹槽6，制作硅纳米线，如图1d所示；61.e)制作硅应变膜：双面lpcvd sio2和双面pecvd si3n4用于保护应变膜正面的硅纳米线；sio2和si3n4作为背腔腐蚀掩膜，硅片背面第四次光刻koh腐蚀窗口；两次rie si3n4/sio2去胶；koh溶液腐蚀si，腐蚀深度为385μm，获得koh腐蚀背腔，得到硅应变膜，如图1e所示；62.f)制作凸台结构：硅应变膜正面第五次光刻图形，露出凹槽6底部的si3n4和sio2；riesi3n4/sio2rie si 3μm，制作凸台结构，如图1f所示；63.g)制作悬空的硅纳米线：各向同性xef2气态腐蚀硅纳米线底部的si，形成悬空的硅纳米线，图1g所示；64.h)制作sio2包覆的硅纳米线7和介质隔离层：湿法腐蚀去除sio2和si3n4；热氧化生长sio2，包覆硅纳米线，并形成金属与硅衬底的介质隔离层，硅纳米线直径约为820nm，如图1h所示；65.i)制作引线孔及金属引线8：正面第六次光刻引线孔区，rie sio2bhf漂自然氧化层；正面第七次光刻金属引线区，pvd溅射al 0.8‑1μm；去除光刻胶，剥离形成金属引线8；al合金化；如图1i所示；66.j)硅衬底背面与带孔玻璃9阳极键合，完成带有悬空硅纳米线结构的压阻式压力传感器芯片的制作，如图1j所示；67.芯片制作完成后划片，如图2所示，该步骤将整个硅片裂片形成大量单个的压力传感器芯片，每个硅片根据设计硅片面积大小可以得到不同数量的压力传感器芯片。68.上述制备工艺中，利用si3n4作为硅纳米线制备的硬掩模，减少了光刻板的数量，并且对于si具有非常好的刻蚀选择比；sio2和si3n4掩膜对k+的阻挡能力较强，能够避免koh腐蚀过程中k+的扩散，从而提高压力计芯片的可靠性；pecvd si3n4可以减小si3n4带来的残余应力，保证硅纳米线在制备的过程中不会被破坏；硅纳米线表面热氧化包覆sio2可以有效减小器件的漏电。69.图3a为悬空硅纳米线结构的压阻式压力传感器的硅应变膜示意图，图中主要突显了压敏电阻3、重掺杂连接线4和金属引线8的排布方式以及凸台10、11的形状，硅应变膜的其他部分未全部显示。靠近应变膜边缘的两根悬空硅纳米线其中一根为压敏电阻3，另一根为重掺杂连接线4；靠近中心凸台10的悬空硅纳米线为压敏电阻3。压敏电阻3和重掺杂连接线4的数量不限定为两根或一根。压敏电阻3的连接方法也可以多样化。中心凸台10是为了悬挂硅纳米线和提高压力传感器的线性度，但不限定必须为矩形凸台，其几何形状也可以为其他形状，比如圆形或其他中心对称的形状；梁凸台11为了悬挂硅纳米线和提高压力传感器的灵敏度，但不限定必须为矩形凸台，其几何形状也可以为其他形状，比如梯形或其他镜面对称的形状。图3b为悬空硅纳米线结构的压阻排布电路示意图。70.本发明的突出特点在于首次提出硅基纳米线压阻式压力传感器设计，并且硅纳米线压敏电阻悬挂分布于梁凸台两端，能够最大化灵敏度。同时，纳米线压阻表面被氧化物包裹，能有效的减小器件的漏电。下表1是本发明的硅基纳米线压阻式压力传感器与传统平膜结构压阻式压力传感器的仿真的性能对比。可以看出，本发明的压力传感器具有极高的灵敏度。71.表1.本发明的压力传感器与传统的典型平膜结构压力传感器的性能数据对比[0072][0073]上述实施例中的压力传感器制备方法仅是一种较佳的实施方法而不用于限制，本领域的技术人员应当理解，在不脱离本发明实质的范围内，可以对本发明的技术方案做些许的修改或者同等替换，本发明的保护范围以权利要求所述为准。