形成微机电系统结构的方法与流程

1.本揭露实施例涉及一种形成微机电系统结构的方法。背景技术：2.集成电路可在半导体晶片上制造。半导体晶片可堆叠或接合在彼此的顶部上以形成所谓的三维集成电路。一些半导体晶片包含微机电系统(micro-electromechanical-system；mems)，其涉及形成具有微米级(百万分之一米)尺寸的微型结构的工艺。通常，mems器件构建于硅晶片上且在材料的薄膜中实现。mems应用包含惯性传感器应用(inertial sensors application)，例如运动传感器、加速计以及陀螺仪。其它mems应用包含例如可移动反射镜的光学应用，以及例如射频(radio frequency；rf)开关和谐振器(resonator)的rf应用。技术实现要素：3.根据本发明的实施例，一种形成微机电系统结构的方法包括至少以下步骤。使用酸性刻蚀剂刻蚀第一晶片一持续时间以从所述第一晶片的一个或多个部分去除氧化物，其中在没有在从所述第一晶片去除光刻胶层与使用所述酸性刻蚀剂刻蚀所述第一晶片之间的介入预清洁工艺的情况下，刻蚀所述第一晶片所述持续时间使得能够从所述第一晶片的所述一个或多个部分去除所述氧化物。在刻蚀所述第一晶片之后将所述第一晶片与第二晶片接合。4.根据本发明的实施例，一种形成微机电系统结构的方法包括至少以下步骤。在微机电系统结构的器件晶片中形成一个或多个致动器。在形成所述一个或多个致动器之后，使所述器件晶片浸没在酸基刻蚀剂中一持续时间以从所述器件晶片的一个或多个部分去除氧化物，所述持续时间在大约20秒到大约30秒范围内。在刻蚀所述器件晶片之后，将所述器件晶片与所述微机电系统结构的电路系统晶片接合。5.根据本发明的实施例，一种形成微机电系统结构的方法包括至少以下步骤。在微机电系统结构的器件晶片中形成微机电系统致动器。在形成所述微机电系统致动器之后，在没有在形成所述微机电系统致动器之后的介入预清洁处理的情况下，在酸基刻蚀剂中湿式刻蚀所述器件晶片一持续时间以从所述器件晶片的一个或多个部分去除氧化物。在刻蚀所述器件晶片之后将所述器件晶片与互补金属氧化物半导体晶片接合。附图说明6.结合附图阅读以下具体实施方式会最好地理解本公开的方面。应注意，根据业界中的标准惯例，各种特征未按比例绘制。事实上，为了论述清楚起见，可任意增大或减小各种特征的尺寸。7.图1是可在其中实施本文中所描述的系统和/或方法的实例环境的图。8.图2是本文中所描述的实例微机电系统(mems)结构的图。9.图3a到图3p是形成图2的mems结构的实例的图。10.图4是与用于形成mems结构的多个工艺相关联的x射线光电子能谱分析(x-ray photoelectron spectroscopy；xps)数据的实例的图。11.图5是图1的一个或多个器件的实例组件的图。12.图6到图8是与形成mems结构相关的实例工艺的流程图。13.附图标号说明14.100：环境；15.102：沉积工具/半导体处理工具；16.104：曝光工具/半导体处理工具；17.106：显影剂工具/半导体处理工具；18.108：刻蚀工具/半导体处理工具；19.110：接合工具/半导体处理工具；20.112：晶片/管芯输送工具；21.200：微机电系统结构；22.202：互补金属氧化物半导体晶片/第二晶片；23.204：器件晶片/第一晶片；24.206：封盖晶片；25.208：金属垫；26.210：钝化层；27.212：衬底/半导体衬底；28.214：致动器；29.216：支撑结构；30.218：锗层；31.220：衬底；32.222：空腔；33.300、400：实例；34.302、306、310：光刻胶层；35.304、308、312：图案；36.314：氧化物层；37.316：腔室；38.318：酸基刻蚀剂；39.320：浴；40.500：器件；41.510：总线；42.520：处理器；43.530：存储器；44.540：存储组件；45.550：输入组件；46.560：输出组件；47.570：通信组件；48.600、700、800：工艺；49.610、620、710、720、730、810、820、830：框。具体实施方式50.以下公开提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例以简化本公开。当然，这些仅是实例且并不意图为限制性的。举例来说，在以下描述中，第一特征在第二特征之上或第二特征上形成可包含第一特征与第二特征直接接触地形成的实施例，且还可包含可在第一特征与第二特征之间形成额外特征以使得第一特征与第二特征可以不直接接触的实施例。此外，本公开可在各种实例中重复附图标号和/或字母。此重复是出于简化和清晰的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。51.另外，为易于描述，可使用例如“在……之下”、“在……下方”、“下部”、“在……上方”、“上部”以及类似物的空间相对性术语，以描述如图中所示出的一个元件或特征与另一元件或特征的关系。除图中所描绘的定向外，空间相对性术语意图涵盖器件在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对性描述词同样可相应地进行解释。52.微机电系统(mems)结构可包含接合在一起以形成mems结构的多个器件或晶片。举例来说，mems结构可包含：互补金属氧化物半导体(complementary metal oxide semiconductor；cmos)晶片，包含用于mems结构的电路系统；器件晶片，包含充当mems结构的致动器的悬置机械组件(suspended mechanical component)；以及空腔(或封盖)晶片，用以将机械组件密封在空腔或微腔室中。cmos晶片、器件晶片以及空腔晶片可使用共晶接合工艺(eutectic bonding process)接合在一起。共晶接合是借以加热mems结构的晶片以在晶片的材料之间形成共晶系统的晶片接合技术。共晶系统通常包含硅或锗以及例如金或铝的金属。因为形成共晶系统，所以所接合材料之间可能不存在可辨别的界面。53.共晶接合序列可包含用以在共晶接合之前从器件晶片的表面去除氧化物(例如，原生氧化物，例如二氧化硅)的预清洁工艺，以及用以从器件晶片的将要接合到cmos晶片的部分去除预清洁处理层的酸基刻蚀工艺(acid-based etch process)。mems结构可放置在预清洁腔室中以溅射去除氧化物。预清洁腔室可包含射频产生器(rf generator)和线圈结构(coiled structure)，所述线圈结构产生用于溅射去除原生氧化物的离子。尽管预清洁工艺可改善mems结构的晶片之间的共晶接合的品质，但rf产生器的操作频率可能与器件晶片的悬置机械组件的谐振频率相同或接近。因此，rf产生器可能导致悬置机械组件振动且粘附到mems结构的空腔的壁，从而导致mems结构有缺陷或不可操作。54.本文中所描述的一些实施方案提供用于共晶接合序列的技术和设备，所述共晶接合序列具有用于从半导体器件(例如mems结构)去除氧化物的延长的酸基刻蚀工艺。在一些实施方案中，可从共晶接合序列省略预清洁工艺。为了从mems结构的器件晶片的一个或多个表面去除氧化物，相对于当有执行预清洁工艺时的酸基刻蚀工艺的持续时间，可增加酸基刻蚀工艺的持续时间。作为实例，酸基刻蚀工艺的持续时间可从大约10秒增加到至少20秒。酸基刻蚀工艺的持续时间增加使得酸基刻蚀工艺能够在不使用前述预清洁工艺的情况下从器件晶片的一个或多个表面去除氧化物。可选择酸基刻蚀剂以提供合适的刻蚀速率以去除氧化物，同时最小化从器件刻蚀的硅和/或锗材料的量。55.以这种方式，酸基刻蚀工艺的持续时间增加准许从共晶接合序列省略预清洁工艺。这降低共晶接合序列的复杂度和循环时间，因为去除预清洁工艺使得在共晶接合序列中进行的步骤更少。此外，在没有预清洁工艺的情况下进行共晶接合序列降低mems结构的悬置机械组件之间粘附的风险。这降低mems结构在制造期间可能变得有缺陷或不可操作的可能性，这增加工艺产量。56.图1是可在其中实施本文中所描述的系统和/或方法的实例环境100的图。如图1中所绘示，环境100可包含多个半导体处理工具以及晶片/管芯输送工具112。多个半导体处理工具可包含沉积工具(也称为半导体处理工具)102、曝光工具(也称为半导体处理工具)104、显影剂工具(也称为半导体处理工具)106、刻蚀工具(也称为半导体处理工具)108、接合工具(也称为半导体处理工具)110和/或另一类型的半导体处理工具。包含于实例环境100中的工具可包含于半导体洁净室、半导体铸造厂、半导体处理和/或制造设施和/或类似物中。57.沉积工具102是包含半导体处理腔室和能够将各种类型的材料沉积到衬底上的一个或多个器件的半导体处理工具。在一些实施方案中，沉积工具102包含能够在例如晶片的衬底上沉积光刻胶层的旋转涂布工具。在一些实施方案中，沉积工具102包含化学气相沉积(chemical vapor deposition；cvd)工具，例如等离子增强cvd(plasma-enhanced cvd；pecvd)工具、高密度等离子cvd(high-density plasma cvd；hdp-cvd)工具、低于大气压的cvd(sub-atmospheric cvd；sacvd)工具、原子层沉积(atomic layer deposition；ald)工具、等离子增强原子层沉积(plasma-enhanced atomic layer deposition；peald)工具或另一类型的cvd工具。在一些实施方案中，沉积工具102包含物理气相沉积(physical vapor deposition；pvd)工具，例如溅射工具或另一类型的pvd工具。在一些实施方案中，实例环境100包含多种类型的沉积工具102。58.曝光工具104是能够将光刻胶层暴露于辐射源的半导体处理工具，所述辐射源例如紫外光(ultraviolet light；uv)源(例如，深uv光源、极uv光源和/或类似物)、x射线源和/或类似物。曝光工具104可将光刻胶层暴露于辐射源以将图案从光掩模转印到光刻胶层。图案可包含用于形成一个或多个半导体器件的一个或多个半导体器件层图案，可包含用于形成半导体器件的一个或多个结构的图案，可包含用于刻蚀半导体器件的各种部分的图案，和/或类似物。在一些实施方案中，曝光工具104包含扫描器、步进器或类似类型的曝光工具。59.显影剂工具106是能够使已暴露于辐射源的光刻胶层显影以使从曝光工具104转印到光刻胶层的图案显影的半导体处理工具。在一些实施方案中，显影剂工具106通过去除光刻胶层的未曝光部分来使图案显影。在一些实施方案中，显影剂工具106通过去除光刻胶层的曝光部分来使图案显影。在一些实施方案中，显影剂工具106通过使用化学显影剂溶解光刻胶层的曝光或未曝光部分来使图案显影。60.刻蚀工具108是能够刻蚀衬底、晶片或半导体器件的各种类型的材料的半导体处理工具。举例来说，刻蚀工具108可包含湿式刻蚀工具、干式刻蚀工具和/或类似物。在一些实施方案中，刻蚀工具108包含填充有刻蚀剂的腔室，且将衬底放置在腔室中持续特定时间段以去除衬底的特定量的一个或多个部分。在一些实施方案中，刻蚀工具108可使用等离子刻蚀或等离子辅助刻蚀(其可涉及使用离子化气体来各向同性地(isotropically)或定向地刻蚀一个或多个部分)来刻蚀衬底的一个或多个部分。61.接合工具110是能够将两个或大于两个晶片(或两个或大于两个半导体衬底，或两个或大于两个半导体器件)接合在一起的半导体处理工具。举例来说，接合工具110可包含能够在一起的两个或大于两个晶片之间形成共晶接合的共晶接合工具。在这些实例中，接合工具110可加热两个或大于两个晶片以在两个或大于两个晶片的材料之间形成共晶系统。62.晶片/管芯输送工具112包含移动机器人、机器人臂、电车或轨道车，和/或用于在半导体处理工具102到半导体处理工具110之间输送晶片和/或管芯，和/或将晶片和/或管芯输送到其它位置(例如晶片架、存储室和/或类似物)且从所述其它位置输送晶片和/或管芯的另一类型的器件。在一些实施方案中，晶片/管芯输送工具112可以是已编程器件以行进特定路径，和/或可半自主地或自主地操作。63.提供图1中所绘示的器件的数目和布置作为一个或多个实例。实际上，与图1中所绘示的器件相比，可存在额外器件、更少器件、不同器件或以不同方式布置的器件。此外，图1中所绘示的两个或大于两个器件可在单个器件内实施，或图1中所绘示的单个器件可实施为多个分布式器件。另外或替代地，环境100的一组器件(例如，一个或多个器件)可进行描述为由环境100的另一组器件进行的一个或多个功能。64.图2是本文中所描述的实例mems结构200的图。如图2中所绘示，mems结构200可包含cmos晶片(也称为第二晶片)202、器件晶片(也称为第一晶片)204以及封盖晶片206。cmos晶片202可与器件晶片204在器件晶片204的第一侧上接合，且封盖晶片206可与器件晶片204在器件晶片204的与第一侧相对的第二侧上接合。65.cmos晶片202可以是包含半导体组件(例如晶体管、电感器、电容器和/或电阻器)、包含集成电路和/或包含mems结构200的内连金属化层的电路系统晶片。cmos晶片202可包含由铝或另一导电材料(例如金)形成的多个金属垫208。金属垫208可以是用于器件晶片204的接合垫且可提供电连接给mems结构200的电路系统和内连金属化层。钝化层210可安置于相邻金属垫之间且部分地在相邻金属垫上以提供电隔离。钝化层210可由介电材料形成，例如氮化硅(silicon nitride；sinx)、碳化硅(silicon carbide；sicx)或其混合物，例如氮化硅碳(silicon carbon nitride；sicn)、氮氧化硅(silicon oxynitride；sion)或另一介电材料。在一些实施方案中，cmos晶片202可包含与mems结构200的封装或焊料垫的连接。66.器件晶片204由例如硅衬底的半导体衬底(也称为衬底)212形成。一个或多个致动器214可形成于器件晶片204中，所述一个或多个致动器214可充当用于mems结构200的mems致动器。一或多个致动器214可通过刻蚀穿过衬底212的部分以形成细长部件来形成，所述细长部件通过与器件晶片204的衬底212的一侧的横向连接悬置在cmos晶片202上方。以这种方式，准许一个或多个致动器214移位以充当振动质量块(vibrating mass)、弹力绳(elastic string)或线圈，或用于在传感器、陀螺仪、加速计、rf器件或光学器件中进行功能的其它类型的致动器。67.器件晶片204可由形成于衬底212上的多个支撑结构216支撑在cmos晶片202上。支撑结构216可充当用于一个或多个致动器214的支架，使得准许一个或多个致动器214悬置在cmos晶片202上方。每一支撑结构216可涂布有相应锗层218，使得多个锗层218形成于衬底212上。锗层218可增加cmos晶片202与器件晶片204之间的接合的品质和强度。特定来说，共晶接合可形成于锗层218与金属垫208之间(例如，相应组的锗层218与金属垫208之间)。68.封盖晶片206可包含由硅晶片或用于半导体处理中的另一类型的晶片形成的衬底220，所述衬底220能够经过刻蚀且具有机械强度和材料组合物以在mems结构200内形成空腔222。空腔222可以是气密密封的微腔室(hermetically sealed micro-chamber)，其中形成真空以防止释气(outgassing)且防止异物和其它污染物损坏一个或多个致动器214。空腔222可由cmos晶片202、器件晶片204以及封盖晶片206的组合形成，其可将一个或多个致动器214封闭在空腔222中。69.提供图2中所绘示的结构、层和/或类似物的数目和布置作为实例。实际上，与图2中所绘示的结构和/或层相比，mems结构可包含额外结构和/或层、更少结构和/或层、不同结构和/或层或以不同方式布置的结构和/或层。70.图3a到图3p是形成图2的mems结构200的实例300的图。在一些实施方案中，一个或多个半导体处理工具102到半导体处理工具110可进行结合图3a到图3p所描述的技术和/或工艺中的一种或多种。在一些实施方案中，可由其它半导体处理工具进行结合图3a到图3p所描述的技术和/或工艺中的一种或多种。71.如图3a中所绘示，形成mems结构200的一部分可包含形成器件晶片204的衬底212。这可包含根据晶种或其它晶片形成技术形成晶体硅晶片。72.如图3b中所绘示，半导体处理工具(例如，沉积工具102)可在衬底212上形成光刻胶层302。举例来说，半导体处理工具可通过旋转涂布工艺在衬底212上形成光刻胶层302。在这些实例中，可预加热衬底212以从衬底212的表面去除水分，可将底涂剂材料(primer material)施加于衬底212的表面以促进旋转涂布材料的粘着，且可将衬底212冷却到室温(例如，使用冷却板)。接着可将衬底212放置在夹盘(例如，真空夹盘)上以固持和旋转衬底212，同时将旋转涂布材料沉积到衬底212的表面上。衬底212的转动(rotation)(或旋转(spinning))使得将材料分布在衬底212的表面上，且使得形成光刻胶层。可再次加热衬底212以从光刻胶层去除残余溶剂。73.如图3c中所绘示，图案304可形成于光刻胶层302中。在这些实例中，半导体处理工具(例如，曝光工具104)可将光刻胶层302暴露于辐射源，例如uv源(例如，深uv光源、极uv(extreme uv；euv)光源和/或类似物)、x射线源和/或类似物。半导体处理工具可将光刻胶层302暴露于辐射源以将图案304从光掩模转印到光刻胶层302。74.半导体处理工具(例如，显影剂工具106)可进行包含一种或多种技术的显影工艺以使光刻胶层302中的图案304显影。举例来说，显影工艺可包含在化学显影剂中冲洗或浸没衬底212和光刻胶层302，所述化学显影剂与晶片上的光刻胶层302反应以形成图案304。在图案304已显影之后，可冲洗衬底212以去除任何残余化学显影剂且旋转干燥所述衬底212。75.如图3d中所绘示，可基于形成于光刻胶层302中的图案304来刻蚀衬底212以形成器件晶片204的多个支撑结构216。举例来说，半导体处理工具(例如，刻蚀工具108)可进行湿式刻蚀技术(例如，其中将衬底212暴露或浸没在以特定刻蚀速率从衬底212刻蚀或去除材料的化学物质中)、干式刻蚀器件(例如，其中使用等离子从衬底212溅射材料)或另一类型的刻蚀技术。76.如图3e中所绘示，可在刻蚀衬底212以形成多个支撑结构216之后从衬底212去除光刻胶层302的剩余部分。在一些实施方案中，使用溶剂或化学剥离剂从衬底212去除光刻胶层302的剩余部分。在一些实施方案中，使用等离子灰化工艺来去除光刻胶层302的剩余部分。在这些实例中，使用等离子源来形成氧离子或氟离子的等离子以与光刻胶材料反应。等离子中的离子与光刻胶材料之间的反应使得光刻胶材料形成灰分(ash)，使用真空泵去除所述灰分。77.如图3f中所绘示，光刻胶层306可形成于衬底212上。举例来说，半导体处理工具(例如，沉积工具102)可通过进行如上文所描述的旋转涂布工艺在衬底212上形成光刻胶层306。78.如图3g中所绘示，图案308可形成于光刻胶层306中。一个或多个半导体处理工具可通过进行上文所描述的技术中的一种或多种在光刻胶层306中形成图案308。举例来说，曝光工具104可将光刻胶层306的部分暴露于辐射源，且显影剂工具106可通过使用化学显影剂从衬底212去除光刻胶层306的曝光部分或未曝光部分来使光刻胶层306的曝光部分或未曝光部分显影。79.如图3h中所绘示，可基于形成于光刻胶层306中的图案308将多个锗层218沉积到衬底212上。举例来说，半导体处理工具(例如，沉积工具102)可使用cvd工艺、pvd工艺、ald工艺或另一类型的沉积工艺将多个锗层218沉积到衬底212上。特定来说，半导体处理工具可在衬底212的多个支撑结构216中的每一个之上形成相应锗层218。80.如图3i中所绘示，可在多个锗层218形成于多个支撑结构216上之后从衬底212去除光刻胶层306的剩余部分。在一些实施方案中，使用溶剂或化学剥离剂从衬底212去除光刻胶层306的剩余部分。在一些实施方案中，使用等离子灰化工艺从衬底212去除光刻胶层306的剩余部分。81.如图3j中所绘示，光刻胶层310可形成于衬底212和多个锗层218上。举例来说，半导体处理工具(例如，沉积工具102)可通过进行如上文所描述的旋转涂布工艺在衬底212和多个锗层218上形成光刻胶层310。82.如图3k中所绘示，图案312可形成于光刻胶层310中。一个或多个半导体处理工具可通过进行上文所描述的技术中的一种或多种在光刻胶层310中形成图案312。举例来说，曝光工具104可将光刻胶层310的部分暴露于辐射源，且显影剂工具106可通过使用化学显影剂从衬底212去除光刻胶层310的曝光部分或未曝光部分来使光刻胶层310的曝光部分或未曝光部分显影。83.如图3l中所绘示，可基于形成于光刻胶层310中的图案312来刻蚀衬底212以在衬底212中形成mems结构200的一个或多个致动器214(例如，一个或多个mems致动器)。举例来说，半导体处理工具(例如，刻蚀工具108)可进行湿式刻蚀技术(例如，其中将衬底212暴露或浸没在以特定刻蚀速率从衬底212刻蚀或去除材料的化学物质中)、干式刻蚀器件(例如，其中使用等离子从衬底212溅射材料)或另一类型的刻蚀技术。半导体处理工具可基于图案312来刻蚀穿过衬底212，使得一个或多个致动器214通过与衬底212的一侧的横向连接悬置。可在刻蚀衬底212以形成一个或多个致动器214之后从衬底212和多个锗层218去除光刻胶层310的剩余部分。在一些实施方案中，使用溶剂或化学剥离剂从衬底212去除光刻胶层302的剩余部分。在一些实施方案中，使用等离子灰化工艺从衬底212去除光刻胶层302的剩余部分。84.结合图3m到图3o所示出和描述的工艺可称为共晶接合序列。共晶接合序列可包含准备将要与cmos晶片202接合的器件晶片204的各种工艺，以及接合器件晶片204和cmos晶片202的共晶接合工艺。85.如图3m中所绘示，氧化物层314可在共晶接合序列之前和/或期间的一种或多种工艺之后形成于器件晶片204上。举例来说，在去除光刻胶层310之后，氧化物层314可形成于器件晶片204的表面上。氧化物层314可包含因衬底212的硅与空气中的氧(例如，大气氧)之间的自然氧化以及多个锗层218的锗与空气中的氧之间的氧化而形成于器件晶片204的表面上的原生氧化物。氧化使得在器件晶片204上形成原生氧化物的薄层(例如，器件晶片204的硅部分上的二氧化硅和多个锗层218上的二氧化锗)。86.如图3m中进一步绘示，为了从器件晶片204的一个或多个部分(例如，从衬底212、从一个或多个致动器214和/或从多个锗层218)去除氧化物层314，半导体处理工具(例如，刻蚀工具108)可对器件晶片204进行湿式刻蚀。器件晶片204可放置在半导体处理工具的腔室316中。腔室316可填充有酸基刻蚀剂318。器件晶片204可放置在腔室316中的酸基刻蚀剂318的浴中以从器件晶片204的一个或多个部分去除氧化物层314。87.酸基刻蚀剂318可包含酸性化学化合物，包含多种酸，例如硝酸、乙酸和/或磷酸。作为实例，酸基刻蚀剂318的酸性化学化合物可包含大约4％硝酸、大约19％乙酸以及大约77％磷酸。在一些实施方案中，可选择酸基刻蚀剂318的酸性化学化合物以提供用于氧化物层314的合适刻蚀速率，同时最小化或保持锗层218(例如，每秒15埃)和衬底212的硅的合适刻蚀速率。88.器件晶片204可保持浸没在酸基刻蚀剂318的浴中一持续时间以去除氧化物层314。可在去除光刻胶层310之后且在去除光刻胶层310之后没有用以去除氧化物层314的介入预清洁工艺的情况下进行器件晶片204的湿式刻蚀。为了补偿预清洁工艺的缺少，器件晶片204可保持浸没在酸基刻蚀剂318的浴中一增加的持续时间，以去除氧化物层314。持续时间可相对于器件晶片204将保持浸没在酸基刻蚀剂318的浴中以从器件晶片204去除将在预清洁工艺期间形成的预清洁处理层的持续时间而增加。特定来说，器件晶片204保持浸没在酸基刻蚀剂318的浴中的持续时间可从10秒增加到至少20秒。在一些实施方案中，器件晶片204保持浸没在酸基刻蚀剂318的浴中的持续时间在大约20秒到大约30秒范围内，以确保可在不需要介入预清洁工艺的情况下通过酸基刻蚀剂318去除氧化物层314，同时避免锗层218和衬底212的硅的过度刻蚀。89.如图3n中所绘示，可在刻蚀器件晶片204之后冲洗器件晶片204以从器件晶片204去除任何残余酸基刻蚀剂318。器件晶片204可在水(例如，去离子水)、醇(例如，异丙醇)或醇与水(醇/水)混合物的浴320中冲洗。将器件晶片204浸没在浴320中另一持续时间以从器件晶片204冲洗和去除残余酸基刻蚀剂318。在冲洗之后，可用例如氮气或另一类型的气体的气体来干燥器件晶片204以消散水、醇或醇/水混合物。90.如图3o中所绘示，可接合器件晶片204和cmos晶片202。半导体处理工具(例如，接合工具110)可通过进行共晶接合工艺以在器件晶片204的多个锗层218与cmos晶片202的多specific integrated circuit)和/或另一类型的处理组件。处理器520实施于硬件、固件或硬件与软件的组合中。在一些实施方案中，处理器520包含能够编程以执行功能的一个或多个处理器。存储器530包含随机存取存储器、只读存储器(read-only memory)和/或另一类型的存储器(例如，快闪存储器(flash memory)、磁存储器(magnetic memory)和/或光学存储器(optical memory))。99.存储组件540存储与器件500的操作相关的信息和/或软件。举例来说，存储组件540可包含硬盘驱动器、磁盘驱动器、光盘驱动器、固态盘驱动器(solid state disk drive)、压缩盘(compact disc)、数字通用盘(digital versatile disc)和/或另一类型的非暂时性计算机可读介质(non-transitory computer-readable medium)。输入组件550使得器件500能够接收输入，例如用户输入和/或传感的输入。举例来说，输入组件550可包含触摸屏、键盘、小键盘、鼠标、按钮、麦克风、开关、传感器、全球定位系统组件、加速计、陀螺仪、致动器和/或类似物。输出组件560使得器件500能够例如经由显示器、扬声器和/或一个或多个发光二极管提供输出。通信组件570使得器件500能够例如经由有线连接和/或无线连接与其它器件通信。举例来说，通信组件570可包含接收器、传输器、收发器、调制解调器(modem)、网络接口卡(network interface card)、天线和/或类似物。100.器件500可进行本文中所描述的一种或多种工艺。举例来说，非暂时性计算机可读介质(例如，存储器530和/或存储组件540)可存储用于由处理器520执行的指令集(例如，一个或多个指令、代码、软件代码、程序代码和/或类似物)。处理器520可执行指令集以进行本文中所描述的一种或多种工艺。在一些实施方案中，由一个或多个处理器520执行指令集使得一个或多个处理器520和/或器件500进行本文中所描述的一种或多种工艺。在一些实施方案中，硬连线电路系统可代替或结合指令使用，以进行本文中所描述的一种或多种工艺。因此，本文中所描述的实施方案不限于硬件电路系统与软件的任何特定组合。101.提供图5中所绘示的组件的数目和布置作为实例。与图5中所绘示的组件相比，器件500可包含额外组件、更少组件、不同组件或以不同方式布置的组件。另外或替代地，器件500的一组组件(例如，一个或多个组件)可进行描述为由器件500的另一组组件进行的一个或多个功能。102.图6是与形成mems结构相关联的实例工艺600的流程图。在一些实施方案中，图6的一个或多个工艺框可由一个或多个半导体处理工具(例如，半导体处理工具102到半导体处理工具110以及晶片/管芯输送工具112中的一个或多个)进行。另外或替代地，图6的一个或多个工艺框可由器件500的一个或多个组件进行，例如处理器520、存储器530、存储组件540、输入组件550、输出组件560和/或通信组件570。103.如图6中所绘示，工艺600可包含使用酸性刻蚀剂刻蚀第一晶片一持续时间范围以从第一晶片的一个或多个部分去除氧化物，其中刻蚀第一晶片所述持续时间使得能够在从第一晶片去除光刻胶层与使用酸性刻蚀剂刻蚀第一晶片之间没有介入预清洁工艺的情况下从第一晶片的一个或多个部分去除氧化物(框610)。举例来说，半导体处理工具(例如，刻蚀工具108)可使用酸基刻蚀剂318刻蚀第一晶片204一持续时间以从第一晶片204的一个或多个部分去除氧化物层314，如上文所描述。在一些实施方案中，在没有在从第一晶片204去除光刻胶层310与使用酸基刻蚀剂318刻蚀第一晶片204之间的介入预清洁工艺的情况下，刻蚀第一晶片204所述持续时间使得能够从第一晶片204的一个或多个部分去除氧化物层314。104.如图6中进一步绘示，工艺600可包含在刻蚀第一晶片之后将第一晶片与第二晶片接合(框620)。举例来说，半导体处理工具(例如，接合工具110)可在刻蚀第一晶片204之后将第一晶片204与第二晶片202接合，如上文所描述。105.工艺600可包含额外实施方案，例如下文所描述的和/或结合本文中其它地方所描述的一种或多种其它工艺的任何单个实施方案或实施方案的任何组合。106.在第一实施方案中，持续时间在大约20秒到大约30秒范围内。在第二实施方案中，单独地或与第一实施方案组合，第一晶片204包含mems器件晶片，且第二晶片202包含mems电路系统晶片。在第三实施方案中，单独地或与第一实施方案和第二实施方案中的一个或多个组合，将第一晶片204与第二晶片202接合包含进行第一晶片204和第二晶片204的共晶接合。107.在第四实施方案中，单独地或与第一实施方案到第三实施方案中的一个或多个组合，第一晶片204的一个或多个部分包含第一晶片204的一个或多个硅部分(例如，衬底212、一个或多个致动器214)或第一晶片204的一个或多个锗部分(例如，多个锗层218)中的至少一个。在第五实施方案中，单独地或与第一实施方案到第四实施方案中的一个或多个组合，酸基刻蚀剂318包含硝酸、乙酸或磷酸中的至少一种。在第六实施方案中，单独地或与第一实施方案到第五实施方案中的一个或多个组合，工艺600包含在刻蚀第一晶片204之后在醇/水的浴320中冲洗第一晶片204一持续时间，以及在冲洗第一晶片204之后干燥第一晶片204，其中将第一晶片204与第二晶片202接合包含在干燥第一晶片204之后将第一晶片204与第二晶片202接合。108.尽管图6绘示工艺600的多个实例框，但在一些实施方案中，与图6中所描绘的框相比，工艺600可包含额外框、更少框、不同框或以不同方式布置的框。另外或替代地，可并行地进行工艺600的多个框中的两个或大于两个。109.图7是与形成mems结构相关联的实例工艺700的流程图。在一些实施方案中，图7的一个或多个工艺框可由一个或多个半导体处理工具(例如，半导体处理工具102到半导体处理工具110以及晶片/管芯输送工具112中的一个或多个)进行。另外或替代地，图7的一个或多个工艺框可由器件500的一个或多个组件进行，例如处理器520、存储器530、存储组件540、输入组件550、输出组件560和/或通信组件570。110.如图7中所绘示，工艺700可包含在mems结构200的器件晶片中形成一个或多个致动器214(框710)。举例来说，半导体处理工具(例如，沉积工具102、曝光工具104、显影剂工具106、刻蚀工具108和/或另一半导体处理工具)可在mems结构200的器件晶片204中形成一个或多个致动器214，如上文所描述。111.如图7中进一步绘示，工艺700可包含在形成一个或多个致动器之后使器件晶片浸没在酸基刻蚀剂中一持续时间以从器件晶片的一个或多个部分去除氧化物，所述持续时间在大约20秒到大约30秒范围内(框720)。举例来说，半导体处理工具(例如，刻蚀工具108)可在形成一个或多个致动器214之后使器件晶片204浸没在酸基刻蚀剂318中一持续时间以从器件晶片204的一个或多个部分(例如，衬底212、一个或多个致动器214和/或多个锗层218)去除氧化物层314，所述持续时间在大约20秒到大约30秒范围内，如上文所描述。112.如图7中进一步绘示，工艺700可包含在刻蚀器件晶片之后将器件晶片与mems结构的电路系统晶片接合(框730)。举例来说，半导体处理工具(例如，接合工具110)可在刻蚀器件晶片204之后将器件晶片204与mems结构200的cmos晶片202接合，如上文所描述。113.工艺700可包含额外实施方案，例如下文所描述的和/或结合本文中其它地方所描述的一种或多种其它工艺的任何单个实施方案或实施方案的任何组合。114.在第一实施方案中，形成一个或多个致动器214包含在器件晶片204的表面上形成光刻胶层310，基于光刻胶层310(例如，至少部分地基于形成于光刻胶层310中的图案312)来刻蚀(例如，使用刻蚀工具108)器件晶片204以形成一个或多个致动器214，以及进行等离子灰化工艺以去除光刻胶层310。在第二实施方案中，单独地或与第一实施方案组合，使器件晶片204浸没在酸基刻蚀剂318中所述持续时间包含在进行等离子灰化工艺之后，在没有用以在器件晶片204上形成预清洁处理层的介入工艺的情况下使器件晶片204浸没在酸基刻蚀剂318中所述持续时间。在第三实施方案中，单独地或与第一实施方案和第二实施方案中的一个或多个组合，工艺700包含在刻蚀器件晶片204之后用去离子水320冲洗器件晶片204另一持续时间，以及在冲洗器件晶片(例如，用去离子水浴)之后干燥器件晶片，其中将器件晶片204与cmos晶片202接合包含在干燥器件晶片204之后将器件晶片204与cmos晶片202接合。115.在第四实施方案中，单独地或与第一实施方案到第三实施方案中的一个或多个组合，工艺700包含将器件晶片204与在器件晶片204的接合cmos晶片202的相对侧上的封盖晶片206接合(例如，所述接合工具110)，其中器件晶片204、cmos晶片202以及封盖晶片206形成用于一个或多个致动器214的空腔222。在第五实施方案中，单独地或与第一实施方案到第四实施方案中的一个或多个组合，器件晶片204的一个或多个部分包括器件晶片204的一个或多个硅部分(例如，衬底212和/或一个或多个致动器214)，以及器件晶片204的一个或多个锗部分(例如，多个锗层218)。在第六实施方案中，单独地或与第一实施方案到第五实施方案中的一个或多个组合，酸基刻蚀剂318包含大约4％硝酸、大约19％乙酸以及大约77％磷酸。116.尽管图7绘示工艺700的多个实例框，但在一些实施方案中，与图7中所描绘的框相比，工艺700可包含额外框、更少框、不同框或以不同方式布置的框。另外或替代地，可并行地进行工艺700的多个框中的两个或大于两个。117.图8是与形成mems结构相关联的实例工艺800的流程图。在一些实施方案中，图8的一个或多个工艺框可由一个或多个半导体处理工具(例如，半导体处理工具102到半导体处理工具110以及晶片/管芯输送工具112中的一个或多个)进行。另外或替代地，图8的一个或多个工艺框可由器件500的一个或多个组件进行，例如处理器520、存储器530、存储组件540、输入组件550、输出组件560和/或通信组件570。118.如图8中所绘示，工艺800可包含在mems结构的器件晶片中形成mems致动器(框810)。举例来说，半导体处理工具(例如，沉积工具102、曝光工具104、显影剂工具106、刻蚀工具108和/或另一半导体处理工具)可在mems结构200的器件晶片204中形成mems致动器214，如上文所描述。119.如图8中进一步绘示，工艺800可包含在形成mems致动器之后，在没有在形成mems致动器之后的介入预清洁处理的情况下，在酸基刻蚀剂中湿式刻蚀器件晶片一持续时间以从器件晶片的一个或多个部分去除氧化物(框820)。举例来说，半导体处理工具(例如，刻蚀工具108)可在形成mems致动器214之后，在没有在形成mems致动器214之后的介入预清洁处理的情况下，在酸基刻蚀剂318中湿式刻蚀器件晶片204一持续时间以从器件晶片204的一个或多个部分去除氧化物，如上文所描述。120.如图8中进一步绘示，工艺800可包含在刻蚀器件晶片之后将器件晶片与cmos晶片接合(框830)。举例来说，半导体处理工具(例如，接合工具110)可在刻蚀器件晶片204之后将器件晶片204与cmos晶片202接合，如上文所描述。121.工艺800可包含额外实施方案，例如下文所描述的和/或结合本文中其它地方所描述的一种或多种其它工艺的任何单个实施方案或实施方案的任何组合。122.在第一实施方案中，酸基刻蚀剂318包含硝酸、乙酸以及磷酸的组合。在第二实施方案中，单独地或与第一实施方案组合，器件晶片204的一个或多个部分包含器件晶片204的一个或多个锗部分(例如，多个锗层218)。在第三实施方案中，单独地或与第一实施方案和第二实施方案中的一个或多个组合，相对于进行介入预清洁处理，在没有介入预清洁处理的情况下湿式刻蚀器件晶片204降低mems致动器214粘附到mems结构200内的空腔222的壁的可能性。123.在第四实施方案中，单独地或与第一实施方案到第三实施方案中的一个或多个组合，将器件晶片204与cmos晶片202接合包含在器件晶片204的锗层218与cmos晶片202的金属垫208之间形成共晶接合。在第五实施方案中，单独地或与第一实施方案到第四实施方案中的一个或多个组合，相对于进行介入预清洁处理，在没有介入预清洁处理的情况下湿式刻蚀器件晶片204降低对器件晶片204造成等离子损坏的可能性。在第六实施方案中，单独地或与第一实施方案到第五实施方案中的一个或多个组合，持续时间在大约20秒到大约30秒范围内。124.尽管图8绘示工艺800的多个实例框，但在一些实施方案中，与图8中所描绘的框相比，工艺800可包含额外框、更少框、不同框或以不同方式布置的框。另外或替代地，可并行地进行工艺800的多个框中的两个或大于两个。125.以这种方式，可从共晶接合序列省略预清洁工艺。为了从mems结构的器件晶片的一个或多个表面去除氧化物，相对于在进行预清洁工艺时酸基刻蚀工艺的持续时间，可增加共晶接合序列中的酸基刻蚀工艺的持续时间。酸基刻蚀工艺的持续时间增加使得酸基刻蚀工艺能够在不使用前述预清洁工艺的情况下从器件晶片的一个或多个表面去除氧化物。这降低共晶接合序列的复杂度和循环时间，降低mems结构的悬置机械组件之间的粘附的风险，和/或降低mems结构在制造期间可能变得有缺陷或不可操作的可能性，这增加工艺产量。126.如上文较详细地描述，本文中所描述的一些实施方案提供一种方法。所述方法包含使用酸性刻蚀剂刻蚀第一晶片一持续时间以从第一晶片的一个或多个部分去除氧化物。在没有在从第一晶片去除光刻胶层与使用酸性刻蚀剂刻蚀第一晶片之间的介入预清洁工艺的情况下，刻蚀第一晶片所述持续时间使得能够从第一晶片的一个或多个部分去除氧化物。所述方法包含在刻蚀第一晶片之后将第一晶片与第二晶片接合。在一些实施例中，所述持续时间在大约20秒到大约30秒范围内。在一些实施例中，所述第一晶片包括微机电系统器件晶片；且其中所述第二晶片包括微机电系统电路系统晶片。在一些实施例中，将所述第一晶片与所述第二晶片接合包括：进行所述第一晶片和所述第二晶片的共晶接合。在一些实施例中，所述第一晶片的所述一个或多个部分包括以下中的至少一个：所述第一晶片的一个或多个硅部分，或所述第一晶片的一个或多个锗部分。在一些实施例中，所述酸性刻蚀剂包含以下中的至少一种：硝酸，乙酸，或磷酸。在一些实施例中，所述方法进一步包括在刻蚀所述第一晶片之后在醇/水浴中冲洗所述第一晶片一持续时间；以及在冲洗所述第一晶片之后干燥所述第一晶片，其中将所述第一晶片与所述第二晶片接合包括：在干燥所述第一晶片之后将所述第一晶片与所述第二晶片接合。127.如上文较详细地描述，本文中所描述的一些实施方案提供一种方法。所述方法包含在mems结构的器件晶片中形成一个或多个致动器。所述方法包含在形成一个或多个致动器之后，使器件晶片浸没在酸基刻蚀剂中一持续时间以从器件晶片的一个或多个部分去除氧化物，所述持续时间在大约20秒到大约30秒范围内。所述方法包含在刻蚀器件晶片之后，将器件晶片与mems结构的电路系统晶片接合。在一些实施例中，形成所述一个或多个致动器包括：在所述器件晶片的表面上形成光刻胶层；基于所述光刻胶层来刻蚀所述器件晶片以形成所述一个或多个致动器；以及进行等离子灰化工艺以去除所述光刻胶层。在一些实施例中，使所述器件晶片浸没在所述酸基刻蚀剂中所述持续时间包括：在进行所述等离子灰化工艺之后，在没有用以在所述器件晶片上形成预清洁处理层的介入工艺的情况下使所述器件晶片浸没在所述酸基刻蚀剂中所述持续时间。在一些实施例中，所述方法进一步包括：在刻蚀所述器件晶片之后用去离子水冲洗所述器件晶片另一持续时间；以及在冲洗所述器件晶片之后干燥所述器件晶片，其中将所述器件晶片与所述电路系统晶片接合包括：在干燥所述器件晶片之后，将所述器件晶片与所述电路系统晶片接合。在一些实施例中，所述方法进一步包括：将所述器件晶片与在所述器件晶片的接合所述电路系统晶片的相对侧上的封盖晶片接合，其中所述器件晶片、所述电路系统晶片以及所述封盖晶片形成用于所述一个或多个致动器的空腔。在一些实施例中，所述器件晶片的所述一个或多个部分包括：所述器件晶片的一个或多个硅部分，以及所述器件晶片的一个或多个锗部分。在一些实施例中，所述酸基刻蚀剂包括：大约4％硝酸，大约19％乙酸，以及大约77％磷酸。128.如上文较详细地描述，本文中所描述的一些实施方案提供一种方法。所述方法包含在mems结构的器件晶片中形成mems致动器。所述方法包含在形成mems致动器之后且在没有介入预清洁处理的情况下，在酸基刻蚀剂中湿式刻蚀器件晶片至少20秒以从器件晶片的一个或多个部分去除氧化物。所述方法包含在刻蚀器件晶片之后，将器件晶片与cmos晶片接合。129.如上文较详细地描述，本文中所描述的一些实施方案提供一种方法。所述方法包含在mems结构的器件晶片中形成mems致动器。在形成所述mems致动器之后，在没有在形成所述mems致动器之后的介入预清洁处理的情况下，在酸基刻蚀剂中湿式刻蚀所述器件晶片一持续时间以从所述器件晶片的一个或多个部分去除氧化物。所述方法包含在刻蚀器件晶片之后，将器件晶片与cmos晶片接合。在一些实施例中，所述酸基刻蚀剂包含以下的组合：硝酸，乙酸，以及磷酸。在一些实施例中，所述器件晶片的所述一个或多个部分包括所述器件晶片的一个或多个锗部分。在一些实施例中，相对于进行介入预清洁处理，在没有介入预清洁处理的情况下湿式刻蚀所述器件晶片降低所述微机电系统致动器粘附到所述微机电系统结构内的空腔的壁的可能性。在一些实施例中，将所述器件晶片与所述互补金属氧化物半导体晶片接合包括：在所述器件晶片的锗层与所述互补金属氧化物半导体晶片的金属垫之间形成共晶接合。在一些实施例中，所述持续时间在大约20秒到大约30秒范围内。130.前文概述若干实施例的特征使得本领域的技术人员可更好地理解本公开的方面。本领域的技术人员应了解，其可易于使用本公开作为设计或修改用于进行本文中所介绍的实施例的相同目的和/或实现相同优点的其它工艺和结构的基础。本领域的技术人员还应认识到，这种等效构造并不脱离本公开的精神和范围，且其可在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替代以及更改。