硅通孔结构和硅通孔结构的制作方法

1.本技术涉及微机电系统集成技术领域，特别是涉及硅通孔结构和硅通孔结构的制作方法。背景技术：2.硅通孔技术为最小尺寸的芯片互联和最小盘尺寸间距互联提供了技术支持。然而，由于金属层和衬底之间的热膨胀系数相差较大，在硅通孔结构内部温度升高时，会产生较大的热应力，影响硅通孔结构的稳定性。技术实现要素：3.基于此，提供一种能够降低热应力的硅通孔结构和硅通孔结构的制作方法，以解决因热失配而影响硅通孔结构稳定性的问题。4.本技术的一方面，提供一种硅通孔结构，包括：5.衬底，包括相背设置的第一表面和第二表面，以及贯通第一表面和第二表面的通孔；6.绝缘层，形成于通孔的内壁；以及7.导电层，位于绝缘层表面且填充于通孔内；导电层靠近第一表面的端面朝远离第一表面的方向凹陷以形成第一凹陷部；8.其中，第一凹陷部内设有第一应力分散部。9.在其中一个实施例中，第一应力分散部构造为具有第一圆弧面。10.在其中一个实施例中，第一凹陷部具有侧壁和底壁；11.第一圆弧面平滑连接于侧壁和底壁之间。12.在其中一个实施例中，第一圆弧面的曲率半径与底壁的半径尺寸的比值大于0.6。13.在其中一个实施例中，第一圆弧面具有渐变曲率，以使第一凹陷部形成连续曲面体；14.第一圆弧面的中央位置的切线之法线与第一圆弧面的任一位置的切线之法线具有夹角。15.在其中一个实施例中，绝缘层自通孔的内壁延伸至衬底的第一表面。16.在其中一个实施例中，绝缘层上设有第二应力分散部。17.在其中一个实施例中，第二应力分散部构造为具有第二圆弧面。18.在其中一个实施例中，定义绝缘层与通孔的内壁相背的表面为第一绝缘面；19.定义绝缘层与第一表面相背的表面为第二绝缘面；20.第二圆弧面平滑连接于第一绝缘面和第二绝缘面之间。21.在其中一个实施例中，第二圆弧面的曲率半径与绝缘层的厚度尺寸的比值为0.8-1.4。22.在其中一个实施例中，第一表面上设有第二凹陷部。23.在其中一个实施例中，定义第二凹陷部在第一表面上的正投影为第一投影；24.第一投影呈环状。25.本技术的另一方面，还提供一种硅通孔结构的制作方法，方法包括：26.在衬底的通孔内壁上形成绝缘层；27.顺次将第一镀液和第二镀液填充至通孔内，以在导电层上形成第一凹陷部；第一镀液中的抑制剂比例大于第二镀液中的抑制剂比例，第一凹陷部内形成有第一应力分散部；28.在绝缘层上沉积导电层以形成硅通孔结构。29.在其中一个实施例中，第一镀液中抑制剂与加速剂的比值大于7。30.在其中一个实施例中，第二镀液中抑制剂与加速剂的比值小于1。31.在其中一个实施例中，在衬底的通孔内壁上形成绝缘层之后还包括步骤：32.刻蚀绝缘层以形成第二应力分散部。33.在其中一个实施例中，在衬底的通孔内壁上形成绝缘层之前还包括步骤：34.刻蚀衬底以形成第二凹陷部。35.上述硅通孔结构和硅通孔结构的制作方法，至少包括衬底、绝缘层和导电层。绝缘层形成在衬底通孔的内壁上，具有第一凹陷部的导电层形成在绝缘层上。在硅通孔结构内部温度升高而产生热应力时，通过第一凹陷部中的第一应力分散部对热应力进行分散，缓解了硅通孔结构因热失配而产生的翘曲问题，提升了硅通孔结构的稳定性。附图说明36.图1为相关技术一实施例的硅通孔结构的热应力分布图；37.图2为本技术一实施例的硅通孔结构的剖面示意图；38.图3为本技术一实施例的第一应力分散部的曲率半径对最大热应力的影响曲线；39.图4为本技术一实施例的第二应力分散部的曲率半径对最大热应力的影响曲线；40.图5为本技术一实施例的硅通孔结构的热应力分布图；41.图6为本技术一实施例的硅通孔结构的制作方法的流程图；42.图7为本技术另一实施例的硅通孔结构的制作方法的流程图；43.图8为本技术又一实施例的硅通孔结构的制作方法的流程图；44.图9为本技术再一实施例的硅通孔结构的制作方法的流程图；45.图10为本技术一实施例的硅通孔结构的制作方法中步骤s410所得结构的剖面图；46.图11为本技术一实施例的硅通孔结构的制作方法中步骤s415所得结构的剖面图；47.图12和图13为本技术一实施例的硅通孔结构的制作方法中步骤s420所得结构的剖面图；48.图14为本技术一实施例的硅通孔结构的制作方法中步骤s425所得结构的剖面图；49.图15为本技术一实施例的硅通孔结构的制作方法中步骤s430所得结构的剖面图；50.图16为本技术一实施例的硅通孔结构的制作方法中步骤s435所得结构的剖面图；51.图17为本技术一实施例的硅通孔结构的制作方法中步骤s440所得结构的剖面图；52.图18为本技术一实施例的硅通孔结构的制作方法中步骤s445所得结构的剖面图；53.图19为本技术一实施例的硅通孔结构的制作方法中步骤s450所得结构的剖面图；54.图20和图21为本技术一实施例的硅通孔结构的制作方法中步骤s455和步骤s460所得结构的剖面图；55.图22为本技术一实施例的硅通孔结构的制作方法中步骤s465所得结构的剖面图。56.附图标记说明：57.10、硅通孔结构；11、衬底；11a、第一表面；11b、第二表面；11c、通孔；12、绝缘层；13、导电层；13a、第一凹陷部；58.100、硅通孔结构；110、衬底；111、第一表面；112、第二表面；113、通孔；114、第二凹陷部；120、绝缘层；121、第二应力分散部；122、第一绝缘面；123、第二绝缘面；130、导电层；131、第一凹陷部；131a、第一应力分散部；131b、侧壁；131c、底壁；a、第一镀液；b、第二镀液；140、介质层；120a、掩膜层；150、光刻胶层。具体实施方式59.为使本技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本技术。但是本技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本技术内涵的情况下做类似改进，因此本技术不受下面公开的具体实施例的限制。60.在本技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。61.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本技术的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。62.在本技术中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本技术中的具体含义。63.在本技术中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。64.需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。65.此外，附图并不是1：1的比例绘制，并且各元件的相对尺寸在附图中仅以示例地绘制，而不一定按照真实比例绘制。66.为便于理解本技术实施例的技术方案，在对本技术实施例的具体实施方式进行阐述说明之前，首先对本技术实施例所属技术领域的一些技术术语进行简单解释说明。67.mems(micro electro mechanical systems)，即是微机电系统。微机电系统是集微传感器、微执行器、微机械结构、微电源微能源、信号处理和控制电路、高性能电子集成器件、接口、通信等于一体的微型器件或系统。68.tsv(through silicon via)技术，即是硅通孔技术。tsv技术是通过在芯片和芯片之间、晶圆和晶圆之间制造垂直导通，实现芯片之间互连的技术。tsv技术能够使得芯片在三维方向堆叠密度最大而外形尺寸最小，提升了信号传递速度，且降低了功率消耗。69.为了便于理解本技术的技术方案，在详细展开说明之前，首先对相关技术中的硅通孔结构进行阐述。70.正如背景技术所言，三维异质异构集成技术中的硅通孔结构，由于硅通孔结构通过芯片间垂直方向的短连接线代替了复杂的长引线，大大提高了芯片的性能。同时，通过硅通孔结构连接芯片，可以解决原本总线通道传输导致的堵塞问题，还能够极大程度地节约主板空间。71.图1示出了相关技术一实施例的硅通孔结构10的热应力分布图。72.如图1所示，相关技术中的一些实施例中，硅通孔结构10包括衬底11、绝缘层12以及导电层13。衬底11包括相背设置的第一表面11a和第二表面11b，以及贯通第一表面11a和第二表面11b的通孔11c。绝缘层12形成于通孔11c的内壁。导电层13位于绝缘层12表面且填充于通孔11c内，导电层13靠近第一表面11a的端面朝远离第一表面11a的方向凹陷以形成第一凹陷部13a。然而，发明人经研究发现，在硅通孔结构10内部温度升高时，由于导电层13与衬底11之间热膨胀系数相差较大，在导电层13受热膨胀时，会向绝缘层12和衬底11挤压而产生较大的热应力，影响硅通孔结构10的稳定性。不仅如此，第一凹陷部13a在形成时通常存在着边角，而在硅通孔结构10受热时，边角阻碍着热应力的传导，热应力堆积在边角处，并随着热应力的不断增大而加剧，加重了硅通孔结构10的不稳定性。当热应力超过屈服极限时，即会导致硅通孔结构10发生变形而出现翘曲等问题。由图1示出的热应力分布图可知，相关技术中硅通孔结构10的最大热应力为1211兆帕。73.基于此，本技术发明人经过深入研究，通过对硅通孔结构10进行改进，对硅通孔结构10内部的热应力进行分散和释放，从而降低硅通孔结构10的热应力，缓解其因热失配而发生的翘曲问题，提升了硅通孔结构10的稳定性。74.为便于描述，附图仅示出了与本技术实施例相关的结构。75.图2示出了本技术一实施例中的硅通孔结构100的剖面示意图。76.参阅图2，本技术一实施例提供的硅通孔结构100，包括衬底110、绝缘层120以及导电层130。衬底110包括相背设置的第一表面111和第二表面112，以及贯通第一表面111和第二表面112的通孔113。绝缘层120形成于通孔113的内壁。导电层130位于绝缘层120表面且填充于通孔113内，导电层130靠近第一表面111的端面朝远离第一表面111的方向凹陷以形成第一凹陷部131。其中，第一凹陷部131内设有第一应力分散部131a。77.需要说明的是，第一应力分散部131a是指能够将热应力进行分散的结构，第一应力分散部131a的具体形状并不受限，只要能够将集中于某处的热应力进行分散即可。78.本技术提供的硅通孔结构100，在硅通孔结构100内部温度升高而产生热应力时，通过第一凹陷部131中的第一应力分散部131a对热应力进行分散，缓解了硅通孔结构100因热失配而产生的变形翘曲问题，提升了硅通孔结构100的稳定性。79.请继续参阅图2，在一些实施例中，绝缘层120的表面上还形成有介质层140，介质层140包括依次形成的阻挡层和种子层。其中，绝缘层120能够将衬底110与所填充形成的导电层130之间进行隔离绝缘，示例性地，绝缘层120的材料包括二氧化硅(sio2)、苯并环丁烯(bcb)、氮化硅(si3n4)等，在此不作限制。阻挡层能够避免导电层130中的导电介质扩散进入绝缘层120及衬底110，影响硅通孔结构100的半导体性能。导电层130的材料可以为铜或碳纳米管等材料，考虑到铜具有较高的电导率和低成本等特点，本技术采用铜材料作为电气互连，种子层的材料为铜。衬底110的材料示例性地为硅，阻挡层的材料示例性地为钛，在此不作限制。80.具体到一些实施方式中，绝缘层120的厚度尺寸为200纳米-1000纳米。可以理解地，绝缘层120的厚度尺寸包括但不限于是200纳米、500纳米或1000纳米，本技术的实施方式中以1000纳米为例。结合前述一些实施例，阻挡层的厚度尺寸为40纳米-100纳米，以确保导电层130中的导电介质不会进入绝缘层120，可以理解地，阻挡层的厚度尺寸包括但不限于是40纳米、60纳米、80纳米或100纳米，在本技术的实施方式中以100纳米为例。种子层的厚度尺寸为100纳米-200纳米，可以理解地，种子层的厚度尺寸包括但不限于是100纳米、150纳米或200纳米。本技术实施例中，定义通孔113沿其轴向上的尺寸为通孔113的深度尺寸，通孔113的深度尺寸与通孔113的径向尺寸的比值，也即通孔113的深宽比为5-10，可以理解地，深宽比包括但不限于是5、6、7、8、9或10。示例性地，通孔113的径向尺寸为10微米，通孔113的深度尺寸为100微米。需要说明的是，本技术中示例出的实施方式仅为便于解释而非限定。81.如图2所示，在一些实施例中，第一应力分散部131a构造为具有第一圆弧面。如此，借助圆弧状的第一圆弧面，能够为应力分散提供更大的面积，而且还能够加强第一凹陷部131的结构强度。具体到一些实施方式中，第一凹陷部131具有侧壁131b和底壁131c，第一圆弧面平滑连接于侧壁131b和底壁131c之间。可以理解地，借助于第一圆弧面平滑过渡第一凹陷部131的侧壁131b和底壁131c，能够避免第一圆弧面与侧壁131b或是与底壁131c连接处出现例如倒角或边角等朝向绝缘层120的凸起，也即进一步地降低了热应力集中的可能性。82.在一些实施例中，第一圆弧面的曲率半径与底壁131c的半径尺寸的比值大于0.6。曲率的倒数就是曲率半径。平面曲线的曲率就是针对曲线上某个点的切线方向角对弧长的转动率，通过微分来定义，表明曲线偏离直线的程度。对于曲线，它等于最接近该点处曲线的圆弧的半径。对于表面，曲率半径是最适合正常截面或其组合的圆的半径。可以理解，第一圆弧面的曲率半径越大，则对热应力的分散越佳。具体至一些实施方式中，第一凹陷部131的底壁131c的半径尺寸为1.5微米-3微米，结合后述一些实施例中硅通孔结构100所形成的引脚，第一凹陷部131在引脚背离第一表面111的一侧的开口的半径尺寸为3.5微米-5.0微米，第一凹陷部131在与通孔113的轴向平行的方向上的深度尺寸为4微米-6微米。本申请以底壁131c半径为3微米、开口半径为5微米、深度尺寸为5微米为例。83.图3示出了本技术一实施例的第一应力分散部131a的曲率半径对最大热应力的影响曲线。84.请再次参阅图2，进一步地，第一圆弧面的曲率半径为1.2微米-3微米。结合图3可知，若曲率半径过小，则应力分散效果相对较差，而若曲率半径过大，也难以再对应力进行降低。可以理解地，第一圆弧面的曲率半径可以但不限于是1.2微米、1.4微米、1.6微米、1.8微米、2.0微米、2.2微米、2.4微米、2.6微米、2.8微米或3微米，在此不作限制。85.在又一些实施例中，第一圆弧面具有渐变曲率，以使第一凹陷部131形成连续曲面体。第一圆弧面的中央位置的切线之法线与第一圆弧面的任一位置的切线之法线具有夹角。如此，连续曲面体能够为应力分散提供更大的面积，从而更大限度地降低热应力。86.请再次参阅图2，在一些实施例中，绝缘层120自通孔113的内壁延伸至衬底110的第一表面111。绝缘层120延伸至第一表面111，而位于绝缘层120表面的导电层130也随之延伸以形成硅通孔结构100的引脚，从而便于后续的连接导通。结合前述一些实施例，绝缘层120的厚度尺寸为200纳米-1000纳米，可以理解地，绝缘层120的厚度尺寸包括但不限于是200纳米、500纳米或1000纳米，本技术的实施方式中以1000纳米为例。绝缘层120上的导电层130的厚度尺寸为200-1000纳米，可以理解地，导电层130的厚度尺寸包括但不限于是200纳米、500纳米或1000纳米。87.具体到一些实施方式中，绝缘层120上设有第二应力分散部121。如此，通过第二应力分散部121能够为硅通孔结构100的热应力分散提供区域，缓解在绝缘层120延伸至第一表面111时，因存在着朝向导电层130的边角凸起而导致的应力集中。更具体地，第二应力分散部121构造为具有第二圆弧面。如此，借助圆弧状的第二圆弧面，能够为应力分散提供更大的面积，而且还能够加强绝缘层120的结构强度。88.需要说明的是，第二应力分散部121是指能够将热应力进行分散的结构，第二应力分散部121的具体形状并不受限，只要能够将集中于某处的热应力进行分散即可。89.如图2示出的实施例中，定义绝缘层120与通孔113的内壁相背的表面为第一绝缘面122，定义绝缘层120与第一表面111相背的表面为第二绝缘面123。第二圆弧面平滑连接于第一绝缘面122和第二绝缘面123之间。可以理解地，借助于第二圆弧面平滑过渡第一绝缘面122和第二绝缘面123，能够避免第二圆弧面与第一绝缘面122或是与第二绝缘面123连接处出现例如倒角或边角等朝向导电层130的凸起，也即进一步地降低了热应力集中的可能性。90.在一些实施例中，第二圆弧面的曲率半径与绝缘层120的厚度尺寸的比值为0.8-1.4。在设置第二圆弧面时，需要兼顾第二圆弧面降低热应力的效果以及绝缘层120本身的绝缘效果，也即是第二圆弧面受限于绝缘层120的厚度。可以理解地，第二圆弧面的曲率半径与绝缘层120的厚度尺寸的比值可以但不限于是0.8、0.9、1.0、1.1、1.2、1.3或1.4，在此不作限制。91.图4示出了本技术一实施例的第二应力分散部121的曲率半径对最大热应力的影响曲线。92.结合后述一些实施例及图4所示，若曲率半径过小，则应力分散效果相对较差，而若曲率半径过大，不仅难以更为显著地对应力进行降低，甚至还会出现增大应力的负面作用，也难以保证绝缘层120在第二圆弧面所在位置的绝缘性。基于此，以绝缘层120的厚度尺寸为1微米为例，第二圆弧面的曲率半径为0.8微米-1.4微米。可以理解地，第二圆弧面的曲率半径可以但不限于是0.8微米、0.9微米、1微米、1.1微米、1.2微米、1.3微米或1.4微米。93.请再次参阅图2，在一些实施例中，第一表面111上设有第二凹陷部114。如此，借助于凹陷的第二凹陷部114能够对应力进行释放。具体到一些实施方式中，定义第二凹陷部114在第一表面111上的正投影为第一投影，第一投影呈环状。如此，呈环状设置的第二凹陷部114能够对周向的应力进行释放，提升应力释放效果。更具体地，环状的第二凹陷部114沿延伸至衬底110第一表面111的绝缘层120和导电层130的周向设置，衬底110第一表面111上的绝缘层120和导电层130构造形成硅通孔结构100的引脚，而第二凹陷部114设于引脚周围能够易于导电层130热胀冷缩发生形变，从而降低热应力。94.具体至本技术的实施方式中，定义环状的第一投影的外轮廓与内轮廓之间的间距为第二凹陷部114的宽度尺寸，定义第二凹陷部114在与通孔113的轴向相平行的方向上的尺寸为第二凹陷部114的深度尺寸。为避免第二凹陷部114的尺寸影响硅通孔结构100的稳定性，本技术以第二凹陷部114的宽度尺寸为3微米、深度尺寸为8微米为例，其中，第一投影的内轮廓与通孔113在其轴向上的中心线的间距为9微米。95.图5示出了本技术一实施例的硅通孔结构100的热应力分布图。96.请参阅图5，并结合图1和图2，本技术发明人经试验发现，在退火温度为250摄氏度时，未具有第一应力分散部131a、第二应力分散部121和第二凹陷部114的硅通孔结构100最大热应力高达1211兆帕，而通过上述方法制作形成的硅通孔结构100的最大热应力为608.5兆帕。由此可见，本技术中的第一应力分散部131a、第二应力分散部121有效地对应力进行了分散，而第二凹陷部114则为导电层130提供了自由形变区，从而使得应力有效释放，在通孔113的深宽比、导电层130的填充半径等参数一致的情况下，本技术所提供的硅通孔结构100的最大热应力大致为相关技术中硅通孔结构100的最大热应力的一半。97.图6示出了本技术一实施例的硅通孔结构100的制作方法的流程图。98.基于同样的发明构思，本技术的另一方面，还提供一种硅通孔结构100的制作方法，如图6所示，方法包括：99.s110、在衬底110的通孔113内壁上形成绝缘层120；100.s120、顺次将第一镀液a和第二镀液b填充至通孔113内，以在导电层130上形成第一凹陷部131；第一镀液a中的抑制剂比例大于第二镀液b中的抑制剂比例，第一凹陷部131内形成有第一应力分散部131a；101.s130、在绝缘层120上沉积导电层130以形成硅通孔结构100。102.在步骤s110中，示例性地，衬底110的材料为硅。结合前述一些实施例，绝缘层120的材料为二氧化硅，绝缘层120上还形成包括阻挡层和种子层的介质层140，阻挡层的材料为钛，种子层的材料为铜。具体地，利用炉管热氧方法或pecvd(plasma enhanced chemical vapor deposition，等离子体增强化学的气相沉积法)方法在衬底110的通孔113内比上形成绝缘层120。发明人经工艺测试后发现炉管热氧方法生长二氧化硅的效果更好，故在本技术提供的实施例中选用炉管热氧方法。103.在步骤s120中，“顺次”是指先将第一镀液a填充至通孔113内，再将第二镀液b填充至通孔113内。具体到一些实施方式中，步骤s120具体包括将第一镀液a填充于通孔113内至电镀深度为42微米-44微米，将第二镀液b填充于通孔113内，以在导电层130上形成第一凹陷部131。为了实现tsv的无孔洞填充，通常在tsv镀液中添加加速剂、抑制剂、整平剂等添加剂，以改变沿孔深方向上不同位置处铜的沉积速率。其中，镀液中抑制剂比例高的第一镀液a能够使填充的导电层130从底向上生长，而抑制剂比例低的第二镀液b能够使填充的导电层130从底向上和从侧壁131b到中心同步生长。如此，借助于抑制剂比例不同的两种镀液，使得电镀形成的导电层130上形成具有第一应力分散部131a的第一凹陷部131。104.在步骤s130中，“沉积”是指通过步骤s120中的镀液，将镀液中的导电介质沉积在绝缘层120上以得到导电层130。需要说明的是，填充于通孔113内的导电层130实际上大致以柱状的形态呈现。105.在一些实施例中，第一镀液a中抑制剂与加速剂的比值大于7。在又一些实施例中，第二镀液b中抑制剂与加速剂的比值小于1。抑制剂比例与加速剂比例密切相关，在抑制剂与加速剂的比值大于7时，可视为抑制剂比例高，在抑制剂与加速剂的比值小于1时，可视为抑制剂比例低。106.图7示出了本技术另一实施例的硅通孔结构100的制作方法的流程图。107.参阅图7，本技术另一实施例提供了的硅通孔结构100的制作方法，方法包括：108.s210、在衬底110的通孔113内壁上形成绝缘层120；109.s220、刻蚀绝缘层120以形成第二应力分散部121；110.s230、顺次将第一镀液a和第二镀液b填充至通孔113内，以在导电层130上形成第一凹陷部131；第一镀液a中的抑制剂比例大于第二镀液b中的抑制剂比例，第一凹陷部131内形成有第一应力分散部131a；111.s240、在绝缘层120上沉积导电层130以形成硅通孔结构100。112.步骤s210、步骤s230和步骤s240中，具体可参见前述一些实施例中的内容，在此不再赘述。步骤s220具体为，通过刻蚀溶液湿法刻蚀绝缘层120以形成第二应力分散部121。刻蚀溶液示例性地，可以为boe(buffered oxide etch，缓冲氧化物刻蚀液)溶液或氢氟酸，在此不作限制。113.图8示出了本技术又一实施例的硅通孔结构100的制作方法的流程图。114.如图8所示，本技术又一实施例提供了的硅通孔结构100的制作方法，方法包括：115.s310、在衬底110的通孔113内壁上形成绝缘层120；116.s320、刻蚀衬底110以形成第二凹陷部114；117.s330、顺次将第一镀液a和第二镀液b填充至通孔113内，以在导电层130上形成第一凹陷部131；第一镀液a中的抑制剂比例大于第二镀液b中的抑制剂比例，第一凹陷部131内形成有第一应力分散部131a；118.s340、在绝缘层120上沉积导电层130以形成硅通孔结构100。119.步骤s310、步骤s330和步骤s340中，具体可参见前述一些实施例中的内容，在此不再赘述。步骤s320具体为，通过硅深刻蚀机刻蚀衬底110以形成第二凹陷部114。120.图9示出了本技术再一实施例的硅通孔结构100的制作方法的流程图；图10示出了本技术一实施例的硅通孔结构100的制作方法中步骤s410所得结构的剖面图；图11示出了本技术一实施例的硅通孔结构100的制作方法中步骤s415所得结构的剖面图；图12和图13示出了本技术一实施例的硅通孔结构100的制作方法中步骤s420所得结构的剖面图；图14示出了本技术一实施例的硅通孔结构100的制作方法中步骤s425所得结构的剖面图；图15示出了本技术一实施例的硅通孔结构100的制作方法中步骤s430所得结构的剖面图；图16示出了本技术一实施例的硅通孔结构100的制作方法中步骤s435所得结构的剖面图；图17示出了本技术一实施例的硅通孔结构100的制作方法中步骤s440所得结构的剖面图；图18示出了本技术一实施例的硅通孔结构100的制作方法中步骤s445所得结构的剖面图；图19示出了本技术一实施例的硅通孔结构100的制作方法中步骤s450所得结构的剖面图；图20和图21示出了本技术一实施例的硅通孔结构100的制作方法中步骤s455所得结构的剖面图；图22示出了本技术一实施例的硅通孔结构100的制作方法中步骤s460所得结构的剖面图；121.图22示出了本技术一实施例的硅通孔结构的制作方法中步骤s465所得结构的剖面图。122.如图9所示，本技术再一实施例提供了的硅通孔结构100的制作方法，方法包括：123.s410、在衬底110的第一表面111形成掩膜层120a；124.s415、在掩膜层120a的表面形成图形化光刻胶层150，图形化光刻胶层150内形成有开口，以定义通孔113及第二凹陷部114的位置和形状；125.s420、依据图形化光刻胶层150刻蚀掩膜层120a及衬底110，以形成盲孔和第二凹陷部114；126.s425、在盲孔的内壁及第二凹陷部114的内壁上形成绝缘层120；127.s430、在位于衬底110的第一表面111上的掩膜层120a上形成光刻胶层150；128.s435、清理盲孔底壁131c的绝缘层120并刻蚀盲孔至预设深度；129.s440、在盲孔的内壁和底壁131c上形成绝缘层120；130.s445、刻蚀绝缘层120以形成第二应力分散部121；131.s450、在绝缘层120上形成阻挡层和种子层；132.s455、顺次将第一镀液a和第二镀液b填充至通孔113内，以在导电层130上形成第一凹陷部131；第一镀液a中的抑制剂比例大于第二镀液b中的抑制剂比例，第一凹陷部131内形成有第一应力分散部131a；133.s460、在绝缘层120上沉积导电层130；134.s465、去除第一表面111上的掩膜层120a以形成硅通孔结构100。135.步骤s440、步骤s445、步骤s455和步骤s460中，具体可参见前述一些实施例中的内容，在此不再赘述，其对应形成的剖面图分别如图17、图18、图20和图21所示。136.如图10所示，步骤s410具体包括在衬底110的第一表面111沉积形成掩膜层120a。更具体地，通过pecvd方法在衬底110的第一表面111沉积形成掩膜层120a。本技术中的掩膜层120a以厚度为1微米的二氧化硅层为例，需要说明的是，该实施例中保留的掩膜层120a作为绝缘层120的一部分。137.如图11所示，步骤s415具体包括利用光刻胶光刻出图形化光刻胶层150，示例性地，光刻胶可以为az5214光刻胶，在此不做限制。本技术以厚度为1.5微米-2.0微米的光刻胶层150为例。138.如图12和图13所示，步骤s420具体包括利用介质刻蚀机刻蚀二氧化硅层，并利用硅深刻机刻蚀衬底110以形成盲孔和第二凹陷部114，其中，盲孔的直径为10微米。第二凹陷部114的深度尺寸为8微米、宽度尺寸为3微米。第二凹陷部114的内壁与通孔113在其轴向上的中心线的间距为9微米。139.如图14所示，步骤s425具体包括利用炉管热氧方法在盲孔的内壁以及第二凹陷部114的内壁上形成绝缘层120。其中，炉管热氧方法仅为示例而非限定。140.如图15所示，步骤s430具体包括在掩膜层120a上涂布厚度为1.5微米-2.0微米的光刻胶层150。141.如图16所示，步骤s435具体包括清理盲孔底壁131c的绝缘层120后，利用硅深刻机刻蚀盲孔至预设深度。在一些实施方式中，预设深度包括50微米-100微米，本技术以50微米为例。更具体地，“清理”包括利用标准兆声清洗或深硅清洗剂清洗孔壁残留的二氧化硅。142.如图19所示，步骤s450具体包括通过磁控溅射在绝缘层120上形成阻挡层和种子层。发明人经研究发现，磁控溅射种子层粘附性、致密性和覆盖率较佳，当然，在其他实施方式中还可采用电子束蒸发等方法，在此不作限制。更具体地，阻挡层的厚度尺寸为40纳米-100纳米，种子层的厚度尺寸为100纳米-200纳米。需要说明的是，步骤s450之前还可对孔壁和第二凹陷部114的内壁残留的绝缘层120进行清理，也即对二氧化硅进行清理，当然，也可在步骤s460之后再进行清理，在此不作限制。143.本技术实施例提供的硅通孔结构100，在硅通孔结构100内部温度升高而产生热应力时，通过第一凹陷部131中的第一应力分散部131a对热应力进行分散，缓解了硅通孔结构100因热失配而产生的变形翘曲问题，提升了硅通孔结构100的稳定性。硅通孔结构100中绝缘层120上的第二应力分散部121，为硅通孔结构100的热应力分散提供更多分散区域。而衬底110的第一表面111上所设有的第二凹陷部114，为导电层130受热时的形变提供了空间，使得应力充分释放。144.结合图1和图5所示，经发明人仿真试验后的热应力分布图可知，本技术所提供的硅通孔结构100能够将热应力显著降低，缓解了硅通孔结构100在后续工艺中因热失配而导致的翘曲问题。除此之外，本技术实施例提供的硅通孔结构100的制作方法，仅对电镀工艺和刻蚀工艺进行了改进，并未增加光刻次数，不仅工艺步骤更为简单，成本也较为低廉。145.需要说明的是，上述阐述的一些技术方案在实际实施过程中可以作为独立实施例来实施，也可以彼此之间进行组合并作为组合实施例实施。上述阐述的一些技术方案为示例性的方案，具体如何进行组合来实施，可以根据实际需要来进行选择，本技术实施例不作具体地限制。另外，在对上述本技术实施例内容进行阐述时，仅基于方便阐述的思路，按照相应顺序对不同实施例进行阐述，如按照实际实施过程中的要求预设的顺序，而并非是对不同实施例之间的执行顺序进行限定。相应地，在实际实施过程中，若需要实施本技术实施例提供的多个实施例，则不一定需要按照本发明阐述实施例时所提供的执行顺序，而是可以根据需求安排不同实施例之间的执行顺序。146.应该理解的是，虽然图6、图7、图8和图9的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图6、图7、图8和图9中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。147.以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。148.以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。