用于制造微机电系统装置的方法和相关MEMS装置与流程

用于制造微机电系统装置的方法和相关mems装置技术领域1.本公开涉及用于从单个半导体晶圆制造mems(微机电系统)装置的方法，并且涉及相关的mems装置。背景技术：2.众所周知，例如，如今mems加速度计是可用的，其例如能够测量线性加速度、倾斜和振动。这些mems加速度计通常包括与周围环境隔离的真空腔体。这个腔体的产生被证明是存在问题的。典型地，该腔体是通过将帽盖晶圆和器件晶圆接合(bond)在一起而形成的；例如，可以执行玻璃熔块(frit)接合或金属接合，然而，除了需要使用两个图案化晶圆之外，两种方案还存在其他的一些缺点。3.具体而言，两种方案都具有这样的特征：考虑到使两个晶圆接合的工艺产生的不均匀性，所生产的加速度计的品质因数的均匀性很低。4.另外，对于玻璃熔块接合而言，玻璃熔块的印刷带来很高公差，这使得必须减小用于形成加速度计的有用面积。此外，帽盖晶圆被图案化，以便适应接合期间玻璃熔块浆的变形，这因而增大了所生产的加速度计的最终尺寸。此外，需要使用铅膏，这种材料对健康是潜在有害的。5.对于金属接合而言，必须要在帽盖晶圆和器件晶圆上都图案化出金属区域，并且在进行接合之前执行清洁步骤。此外，在接近400℃的温度处、并且用很高的接合力来执行接合，这可能导致金属区域破碎。在两种情况下，由于使用了第二硅晶圆，生产成本很高。技术实现要素：6.本公开涉及将至少部分地克服现有技术缺点的方案。7.根据本公开，提供了一种用于制造mems装置的方法和所得的mems装置。8.该方法部分地包括：在半导体晶圆上形成第一牺牲电介质区域；在所述第一牺牲电介质区域上形成半导体材料的结构层；形成穿过所述结构层的多个第一开口；在所述结构层上形成第二牺牲电介质区域；在所述第二牺牲电介质区域上形成半导体材料的顶层；形成穿过所述顶层中的多个第二开口；在所述顶层上形成可渗透层；选择性地去除所述第一牺牲电介质区域和所述第二牺牲电介质区域；以及在所述可渗透层上形成半导体材料的密封层。附图说明9.为了更好地理解本公开，现在将仅仅通过非限制性示例的方式，参考附图来描述本公开的实施例，在附图中：10.图1-17是在制造方法的相继步骤期间半导体材料晶圆的示意性截面图；以及11.图18-20是在制造方法的变体的相继步骤期间半导体材料晶圆的示意性截面图。具体实施方式12.在随后的描述中，仅仅通过示例的方式参考了一般性mems装置的制造，而不管mems装置是什么类型；例如，mems装置可以是加速度计、陀螺仪、倾斜计或致动器。此外，例如，假设mems装置是具有电容式的控制/检测的类型的装置。13.如图1所示，本方法起初设想在半导体晶圆8的衬底6上形成绝缘区域4；衬底6由例如硅的半导体材料制成。14.尽管未示出，但众所周知，绝缘区域4可以由布置在衬底6上的不同材料的子区域(例如，热氧化物子区域)、以及热稳定的氧化铝的上覆子区域制成。此外，在下文，本说明书限于半导体晶圆8的生成单个mems装置的部分的演进。15.如前所述，如图2所示，选择性去除绝缘区域4的部分以便形成凹陷部9，凹陷部9分布在下方衬底6上。换句话说，凹陷部9延伸到并且暴露下方衬底6。16.接下来，如图3所示，在绝缘区域4上形成导电定子区域10和导电转子区域12，导电定子区域10和导电转子区域12不仅在绝缘区域4之上、而且在相应的凹陷部9内在横向上交错并且延伸，以便与衬底6的对应部分接触。此外，还形成附加导电区域14，附加导电区域14在绝缘区域4的对应部分之上延伸，与衬底6间隔开并且相对于导电定子区域10和导电转子区域12在横向上交错。17.尽管未示出，但是可以通过如下方式形成导电定子区域10、导电转子区域12和附加导电区域14：在绝缘区域4上并且在凹陷部9内沉积具有高掺杂水平(例如，n型)的多晶硅层(也被称为多晶流槽(polyrunner))，并且接下来进行图案化，使得导电定子区域10、导电转子区域12和附加导电区域14彼此电分离。18.此外，仅仅通过示例的方式，图3参考了这样的情况：导电定子区域10在顶视图中具有闭合且中空的形状，例如，框或环的形状，并且再次在顶视图中围绕导电转子区域12。19.然后，如图4所示，在绝缘区域4、导电定子区域10、导电转子区域12和附加导电区域14上形成第一牺牲区域15。第一牺牲区域15由诸如例如teos氧化物的电介质材料制成。20.接下来，如图5所示，选择性地去除第一牺牲区域15和绝缘区域4的部分，以便形成沟槽17，沟槽17在顶视图中具有闭合轮廓，并且穿过第一牺牲区域15和绝缘区域4延伸，以便在底部由衬底6的暴露部分划界。此外，选择性地去除第一牺牲区域15的部分，以便形成定子窗口19、转子窗口21、以及扶壁(buttress)窗口23，这些窗口贯穿(traverse)第一牺牲区域15，并且分别分布到导电定子区域10上、分布到导电转子区域12上、以及分布到附加导电区域14上，以便暴露这些区域的对应部分。21.众所周知，可以通过执行与形成定子窗口19、转子窗口21和扶壁窗口23的蚀刻不同的蚀刻来形成沟槽17；即，可以使用两个不同的掩模。沟槽17、定子窗口19、转子窗口21和扶壁窗口23形成一种多个预备性窗口。22.然后，如图6所示，执行硅的第一次沉积以形成多晶硅的结构层25，结构层25例如具有n型的掺杂并且具有包括在例如15μm和60μm之间的厚度。23.更详细地，结构层25在第一牺牲区域15之上、并且在沟槽17、定子窗口19、转子窗口21和扶壁窗口23内直接接触地延伸，以便与衬底6、导电定子区域10、导电转子区域12和附加导电区域14接触。结构层25还可以进行化学机械平面化(cmp)。24.在实践中，结构层25形成于半导体晶圆8的基础区域上，该基础区域包括衬底6、绝缘区域4、导电定子区域10、导电转子区域12、附加导电区域14和第一牺牲区域15。25.然后，如图7所示，在结构层25上形成绝缘层27，绝缘层27例如由氮化硅(sin)形成，然后如图8所示，对绝缘层27进行图案化，以便形成相对于彼此在横向上交错的第一、第二和第三电解耦区域31、32、33。26.例如，第一电解耦区域31在一定距离处覆盖沟槽17。第二和第三电解耦区域32、33在一定距离处分别覆盖定子窗口19和转子窗口21的一部分。第一、第二和第三电解耦区域31、32、33相对于扶壁窗口23在横向上交错。27.接下来，通过使用掩模(未示出)，选择性地去除相对于第一、第二和第三电解耦区域31、32、33在横向上交错的结构层25的部分，以便形成多个第一开口35。在实践中，第一开口35延伸穿过结构层25(例如，作为通孔)，并且在底部由第一牺牲区域15的对应部分划界。此外，出于下文将要阐明的原因，第一开口35可以具有所谓的临界尺寸(cd)；例如，这将不会超过4μm。28.更详细地，第一开口35在横向上为结构层25的各部分划界，结构层25的各部分分别形成周边区域40、固定定子区域42、移动质量块44、第一和第二弹簧46、48、预备性扶壁区域49、和支柱区域50。29.具体而言，固定定子区域42在定子窗口19中延伸，并且直接接触地覆盖导电定子区域10。此外，固定定子区域42在横向上围绕移动质量块44、第一和第二弹簧46、48、以及支柱区域50。固定定子区域42的一部分被第二电解耦区域32覆盖。30.移动质量块44相对于第一、第二和第三电解耦区域31、32、33在横向上交错；因此，其在顶部被暴露。此外，移动质量块44覆盖第一牺牲区域15的部分，尽管未示出，但是移动质量块44具有中空的形状(例如，在顶视图中具有矩形框或环的形状)，以便在横向上围绕支柱区域50。31.更详细地，支柱区域50在第三电解耦区域33下方延伸。此外，支柱区域50在转子窗口21内延伸，以便与导电转子区域12接触。移动质量块44通过第一和第二弹簧46、48机械耦合至支柱区域50，第一和第二弹簧46、48中的每个弹簧插置在移动质量块44和支柱区域50之间。例如，在静止条件下，第一和第二弹簧46、48以相对于支柱区域50对称的方式布置。32.更详细地，第一和第二弹簧46、48相对于第一、第二和第三电解耦区域31、32、33在横向上交错；因此，其在顶部被暴露。另外，第一和第二弹簧46、48直接接触地覆盖第一牺牲区域15。一旦被释放，第一和第二弹簧46、48是可变形的，以便使得移动质量块44能够在平行于半导体晶圆8的衬底6的主表面的平面中平移，如下文解释的那样。33.周边区域40在第一电解耦区域31之下延伸。此外，周边区域40在沟槽17中延伸，以便与衬底6接触。此外，周边区域40在横向上围绕固定定子区域42和预备性扶壁区域49。34.预备性扶壁区域49相对于第一、第二和第三电解耦区域31、32、33在横向上交错；因此，其在顶部被暴露。此外，预备性扶壁区域49在扶壁窗口23中延伸，以便与附加导电区域14接触。此外，预备性扶壁区域49在一定距离处插置在固定定子区域42和预备性区域40之间。35.接下来，如图10所示，形成第一电介质覆盖区域54，例如，通过氧化物(例如，通过基于teos的化学气相沉积cvd获得的氧化硅)的一次或多次沉积，接着进行cmp来形成第一电介质覆盖区域。通过这种方式，第一电介质覆盖区域54直接接触地覆盖第一、第二和第三电解耦区域31、32、33、以及结构层25的暴露部分，并且因此，覆盖固定定子区域42、移动质量块44、第一和第二弹簧46、48和预备性扶壁区域49的暴露部分。另外，第一电介质覆盖区域54在顶部封闭第一开口35，例如，无需完全填充它们。换句话说，第一电介质覆盖区域54在第一开口35之上延伸并覆盖第一开口35。36.此外，如图10中再一次所示，例如，通过沉积氧化物(例如，从基于teos的cvd获得的氧化硅)，在第一电介质覆盖区域54上形成第二电介质覆盖区域56。就这一点而言，即使在图10中，第一和第二电介质覆盖区域54、56被示为不同的，但它们可以由相同的材料制成，以便形成单个第二牺牲区域57。就这一点而言，在后续的附图中，第二牺牲区域57将被作为整体示出。37.此外，加工(machine)第二电介质覆盖区域56(例如，通过执行干法类型选择性定时蚀刻)，以便形成表面凹槽58。38.接下来，如图11所示，选择性地去除第二牺牲区域57的部分，以便形成锚固(anchorage)转子窗口60、周边锚固窗口61、锚固定子窗口62和锚固扶壁窗口69。39.具体而言，周边锚固窗口61贯穿第二牺牲区域57并且分布到第一电解耦区域31上。40.锚固定子窗口62贯穿第二牺牲区域57并且分布到第二电解耦区域32上。41.锚固转子窗口60贯穿第二牺牲区域57并且分布到第三电解耦区域33上。42.锚固扶壁窗口69贯穿第二牺牲区域57并且分布到预备性扶壁区域49上。43.锚固扶壁窗口69、锚固转子窗口60、周边锚固窗口61和锚固定子窗口62可以在同一蚀刻操作期间形成，因而使用单个掩模形成。44.接下来，如图12所示，执行硅的第二次沉积以形成多晶硅的顶层75，顶层75例如具有n型的掺杂，并且具有例如5μm和10μm之间包括的厚度。还执行顶层75的后续平面化。45.更详细地，顶层75直接接触地在第二牺牲区域57之上延伸。此外，顶层75的各部分分别在锚固转子窗口60、周边锚固窗口61、锚固定子窗口62以及锚固扶壁窗口69内延伸，以便与第一、第二和第三电解耦区域31、32、33以及预备性扶壁区域49接触。就这一点而言，顶层75与预备性扶壁区域49一起形成单个半导体区域(为了清楚的缘故，在图12和后续的附图中，在任何情况下都维持了顶层75和预备性扶壁区域49之间的分界线)。另外，顶层75填充凹槽58。46.然后，如图13所示，通过执行干法蚀刻选择性地去除顶层75的部分，以便形成多个第二开口77，第二开口77分布到第二牺牲区域57的对应部分上。第二开口77可以具有临界尺寸，例如，不超过1μm。47.接下来，如图14所示，在顶层75上沉积可渗透氢氟酸(hf)的多晶硅层80；在下文中将层80称为可渗透层80。可渗透层80在顶部封闭第二开口77，例如，无需完全填充它们。48.更详细地，可渗透层80具有包括在例如70nm和200nm之间的厚度，并且通过低压化学气相沉积(lpcvd)，使用硅烷(sih4)作为前体(precursor)，以例如包括在100mtorr和1000mtorr之间的压力以及例如包括在580℃和640℃之间的温度来形成。通过这种方式，可渗透层80具有多孔结构，对于气态氢氟酸是可渗透的。49.然后，选择性去除第一和第二牺牲区域15、57，从而使处于气相的氢氟酸流过可渗透层80和第二开口77。具体而言，在导致去除第二牺牲区域57之后，氢氟酸贯穿第一开口35并导致去除第一牺牲区域15。通过这种方式，如图15所示，发生移动质量块44以及第一和第二弹簧46、48的释放。50.在实践中，氢氟酸蚀刻形成第一和第二牺牲区域15、57的电介质材料，但基本不蚀刻多晶硅，也不蚀刻绝缘区域4。具体而言，由于存在热稳定的氧化铝，绝缘区域4不会被氢氟酸蚀刻。此外，氢氟酸不会蚀刻形成第一、第二和第三电解耦区域31、32、33的氮化硅。51.先前由第一和第二牺牲区域15、57占据的空间与第一开口35一起形成腔体99，腔体99在横向上由周边区域40、第一电解耦区域31、以及顶层75的与后者(例如，第一开口35)接触的部分划界。第一电解耦区域31使得周边区域40能够与顶层75电绝缘。52.腔体99在顶部还由顶层75划界，并且与上覆的第二开口77流体相通。腔体99还在底部由绝缘区域4划界。53.在腔体99内延伸的是固定定子区域42、移动质量块44、第一和第二弹簧46、48、预备性扶壁区域49、和支柱区域50。54.具体而言，移动质量块44以及第一和第二弹簧46、48悬置于腔体99内。顶层75先前被凹槽58占据的部分充当移动质量块44所谓的z挡块(z stopper)。55.如前所述，固定定子区域42的至少一部分通过第一电解耦区域31的插置而固定到顶层75；支柱区域50通过第三电解耦区域33的插置而固定到顶层75。固定定子区域42和支柱区域50在任何情况下都与顶层75电绝缘。56.然后，如图16所示，执行硅的第三次沉积以在可渗透层80上形成多晶硅的密封层95，密封层95例如具有n型的掺杂并且具有例如2μm和50μm之间包括的厚度。密封层95还可以进行平面化。57.详细而言，可以通过在受控压力(例如，包括在0.1巴(bar)和1巴之间)以及包括在800℃和1200℃之间的温度的环境中，通过沉积形成密封层95。此外，任选地，可以执行脱气(degassing)工艺，以便使得腔体99中存在的氢能够通过密封层95扩散，以便使腔体99处于大致真空条件中、或在任何情况下在其中提供期望的压力。58.更详细地，密封层95的沉积工艺还导致可渗透层80的可渗透性的变化。具体而言，可渗透层80的先前多孔结构经历填充，使得可渗透层80失去先前的可渗透特性，并且假设晶体结构类似于密封层95且类似于顶层75，但所具有的晶粒平均小于密封层95的晶体结构的晶粒以及顶层75的晶体结构的晶粒。为此，从图16开始，将形成密封层95之后转换的可渗透层80被称为转换层(transformed layer)180。59.从晶体学角度来讲，因此在转换层180和密封层95之间存在界面，即晶体结构中的不连续性。类似地，在转换层180和顶层75之间存在另一个界面。60.在实践中，顶层95和转换层180提供第二开口77的气密密封；即它们在顶部密封由腔体99和第二开口77形成的系综(ensemble)，由于顶层75和周边区域40之间存在的机械耦合，以及由于周边区域40和衬底6之间存在的机械耦合，第二开口77被进一步气密封闭。61.此外，预备性扶壁区域49连同顶层75的上覆部分一起形成扶壁结构，该扶壁结构的功能是局部支撑由顶层75、转换层180和密封层95形成的系综，以提高其硬度，以便防止其变形(例如，弯折)。例如，可以根据固定定子区域42、移动质量块44和支柱区域50的布置和形状来优化扶壁结构的形状。62.接下来，制造方法设想了两种可能的变体。63.根据图17所示的第一变体，翻转半导体晶圆8，然后加工衬底6，以便形成至少第一和第二穿硅过孔(through silicon via)96、98；此外，形成定子金属化100和转子金属化102，这些金属化布置在衬底6的与绝缘区域4相对的主表面上。此外，第一穿硅过孔96将定子金属化100电连接到导电定子区域10，而第二穿硅过孔98将转子金属化102电连接到导电转子区域12。64.然后，制造方法可以按照已知方式(例如，通过形成更多钝化区域和接触焊盘(未示出))来继续进行。此外，然后例如沿着贯穿周边区域40(图17中所示)的划线cl，执行切割(dice)半导体晶圆8的工艺，以便单个化出(singulate)多个mems装置(图17中示出了其中的一个mems装置，其中其由101指示)。65.根据图18所示的第二变体，在翻转之后，使用插置于密封层95和支撑晶圆120之间的粘合剂层122，将半导体晶圆8临时结合到支撑晶圆120。66.然后，如图19所示，通过所谓的打磨(lapping)和抛光工艺来减小衬底6的厚度。67.接下来，如图20所示，在形成定子金属化100和转子金属化102之后，形成第一和第二穿硅过孔96、98。然后，制造方法以与参考第一变体所述的相同方式进行。68.出于实践目的，该第二变体使得所获得的mems装置能够与利用第一变体所获得的mems装置相比，具有进一步减小的最终厚度(例如，小于300μm)。69.本方案具有的优点从前述描述是显而易见的。70.具体而言，本方案能够降低制造成本，因为其设想了使用单个晶圆。此外，本方案使得能够减小mems装置的尺度(尤其是厚度)。71.另外，本方案提供了所生产mems装置的更好的品质因数的均匀性，因为它不需要实施晶圆接合工艺。72.本方案还不需要使用含铅化合物，例如玻璃熔块浆料。73.最后，显然，可以对本文描述和例示的制造方法和mems装置做出修改和变化，而不会因此脱离本公开的范围。74.例如，mems装置可以是具有非电容型控制/检测的类型(例如，压电)的。通常，尽管本说明书集中于功能元件(被理解为移动和/或可变形元件)包括移动质量块44以及第一和第二弹簧46、48的mems装置，但mems装置可以具有不同类型的、可以在腔体99内移动的功能元件(例如，悬臂元件)，腔体99同样可以被气密封闭。于是有可能的是，可以代替固定定子区域42和充当固定转子区域的支柱区域50，而存在例如充当阳极和阴极的半导体区域。75.第一和第二牺牲区域15、57的去除可能是部分的。76.可以没有扶壁结构，并且因此没有预备性扶壁结构49，像附加导电区域14那样。77.还可以执行附加的操作，例如，生成所谓的接地接触件。78.最后，可以使用不同的材料。具体而言，可以使用不同于硅/多晶硅的半导体。79.一种用于制造mems装置(101)的方法可以被总结为包括：在半导体晶圆(4、6、10、12、14)上形成第一牺牲电介质区域(15)；在第一牺牲电介质区域(15)上形成半导体材料的结构层(25)；形成穿过结构层(25)的多个第一开口(35)，第一开口(35)在横向上为至少一个功能元件(44、46、48)划界并且分布到第一牺牲电介质区域(15)上；在结构层(25)上形成第二牺牲电介质区域(57)，以便封闭第一开口(35)；在第二牺牲电介质区域(57)上形成半导体材料的顶层(75)；形成穿过顶层(75)的多个第二开口(77)，第二开口(77)分布到第二牺牲电介质区域(57)上；在顶层(77)上形成可渗透层(80)，可渗透层(80)封闭第二开口(77)；通过使气体流经可渗透层(80)而选择性地去除第一牺牲电介质区域和第二牺牲电介质区域(15、57)，以便释放功能元件(44、46、48)；以及然后在可渗透层(80)上形成半导体材料的密封层(95)。80.制造方法还可以包括：在形成顶层(75)之前，形成穿过第二牺牲电介质区域(57)的多个锚固窗口(60、61、62、69)；并且其中所述顶层(75)在锚固窗口(60、61、62、69)内延伸。81.制造方法还可以包括：在结构层(25)上形成数个电介质材料的电解耦区域(31、32、33)，第一开口(35)相对于电解耦区域(31、32、33)在横向上交错；并且其中第二牺牲电介质区域(57)在结构层(25)上并且在电解耦区域(31、32、33)上延伸；并且其中至少一个第一锚固窗口(60、61、62)分布到对应电解耦区域(31、32、33)的部分上，顶层(75)的在所述第一锚固窗口(60、61、62)内延伸的部分与所述对应电解耦区域(31、32、33)的部分接触；并且其中至少一个第二锚固窗口(69)相对于电解耦区域(31、32、33)在横向上交错，并且分布到结构层(25)上，顶层(75)的在第二锚固窗口(69)内延伸的部分与结构层(25)的对应部分(49)接触，并且与结构层(25)的对应部分(49)一起形成相对于功能元件(44、46、48)在横向上交错的扶壁结构(49、75)。82.制造方法还可以包括：在形成结构层(25)之前，形成穿过第一牺牲电介质区域(15)的多个预备性窗口(19、21、23)；并且其中结构层(25)在预备性窗口(17、19、21、23)内延伸。83.半导体晶圆(8)可以包括：半导体衬底(6)；绝缘区域(4)，绝缘区域(4)布置在半导体衬底(6)上，并且被分布到半导体衬底(6)上的数个凹陷部(9)贯穿；多个彼此分隔的导电区域(10、12、14)，导电区域(10、12、14)在绝缘区域(4)上并且在凹陷部(9)内延伸；并且其中每个预备性窗口(17、19、21、23)交替分布到对应导电区域(10、12、14)上、或分布到半导体衬底(6)上。84.制造方法还可以包括：在半导体衬底(6)上，在与绝缘区域(4)相对的一侧上，形成数个接触件(100、102)；以及将接触件(100、102)电连接到对应导电区域(10、12)。85.制造方法还可以包括：在形成接触件(100、102)之前，将半导体晶圆(8)布置在临时支撑件(120)上；以及减小半导体衬底(6)的厚度。86.选择性地去除第一牺牲电介质区域和第二牺牲电介质区域(15、57)可以导致腔体(99)的形成，腔体(99)与第二开口(77)流体连通；并且其中功能元件(44、46、48)可以悬置于腔体(99)中。87.腔体(99)可以是气密封闭的。88.结构层(25)、顶层(77)、可渗透层(80)和密封层(95)可以由多晶硅制成。89.气体可以是氢氟酸。90.绝缘区域(4)可以至少部分地由氧化铝形成。91.一种mems装置(30)可以被总结为包括：基础区域(4、6、10、12、14)，包括半导体衬底(6)；半导体材料的结构层(25)，布置在基础区域(4、6、10、12、14)上，并且被多个第一开口(35)贯穿，结构层在横向上为至少一个功能元件(44、46、48)划界；半导体材料的顶层(75)，布置在结构层(25)上并且被多个第二开口(77)贯穿；转换层(180)，布置在顶层(75)上并且封闭第二开口(77)；以及半导体材料的密封层(95)，布置在转换层(180)上。92.转换层(180)可以是多晶硅。93.顶层(75)和密封层(95)可以由多晶硅制成，并且可以具有这样的晶体结构，该晶体结构的晶粒平均大于转换层(180)的晶体结构的晶粒。94.结构层(25)可以由多晶硅制成。95.基础区域(4、6、10、12、14)、结构层(25)和顶层(75)可以为腔体(99)划界，腔体与第二开口(77)流体连通；并且功能元件(44、46、48)可以悬置于腔体(99)中。96.基础区域(4、6、10、12、14)还可以包括绝缘区域(4)，绝缘区域(4)布置在半导体衬底(6)上，并且被分布到半导体衬底(6)上的数个凹陷部(9)贯穿；以及彼此分隔的多个导电区域(10、12、14)，导电区域(10、12、14)在绝缘区域(4)上并且在凹陷部(9)内延伸；并且其中结构层(25)与半导体衬底(6)和导电区域(10、12、14)接触。97.mems装置还可以包括布置在半导体衬底(6)上、在与绝缘区域(4)相对的一侧上的数个接触件(100、102)，所述接触件(100、102)电连接到对应导电区域(10、12)。98.mems装置可以包括布置在结构层(25)上的数个电介质材料的电解耦区域(31、32、33)，第一开口(35)相对于电解耦区域(31、32、33)在横向上交错；并且其中顶层(75)的至少一个部分与对应电解耦区域(31、32、33)的部分接触；并且其中顶层(75)的至少一个部分与结构层(25)的对应部分(49)接触，并且与结构层(25)的对应部分(49)一起形成扶壁结构(49、75)，扶壁结构(49、75)相对于功能元件(44、46、48)在横向上交错。99.可以组合上述各实施例以提供更多实施例。100.根据上文的详细描述可以对实施例做出这些以及其他改变。通常，在以下权利要求书中，不应将使用的术语解释为将权利要求限制为说明书中公开的具体实施例和权利要求，而是应当解释为包括所有可能的实施例，连同使这样的权利要求有权要求的等价物的完整范围。因此，权利要求不受公开内容的限制。