一种两步时间数字转换器的校准电路

本发明属于时间数字转换器，具体涉及一种两步时间数字转换器的校准电路。

背景技术：

1、时间数字转换器(time to digital convert，tdc)是一种将时间信号转换为数字信号的功能器件，通过采用计数器对时间信号的测量计数原理，可将被测时间间隔量化为相应的数字输出。两步量化tdc，即将整个量化过程分为粗量化和细量化两个过程，其中粗量化一般通过计数器实现，细量化采用时间延迟链等结构实现，具体工作原理是先将输入信号送入粗量化单元进行测量，然后粗量化单元残余的量化误差被送入细量化单元进行精细测量。理想的两步tdc量化架构和时序如图1所示，先通过clk<0>主时钟对时间信号t进行粗量化计数，然后通过细量化模块对粗量化模块无法计数的残余误差进行细量化，t1为tstart端的细量化值，t2为tstop端的细量化值，n*tclk为粗量化计数值，即：t＝counter-t1+t2＝n*tclk-t1+t2。

2、然而，在两步tdc传统粗量化模块中，时间信号t与clk<0>相与后直接输入至计数器进行粗量化计数，这种结构在实际传输情况中会出现一个问题，如图2所示，当zc信号边沿位于clk<0>高电平时，zc和clk<0>相与会出现重复计数，此时粗量化计数结果发生错误。

3、此外，时间信号t传输至粗量化模块和细量化模块的延时不同，信号zc和信号zf分别表示到达粗量化模块和细量化模块的信号t。如图3所示，理想情况下，zc和zf边沿应该重合，然而实际情况中由于存在传输延时不匹配，zc和zf边沿出现偏差，，因此传输路径上的延时不匹配将对粗细量化结果均有影响，以致将整个转换精度限制在了粗量化的精度。即τ1≠τ2，τ3≠τ4。其中，τ1与τ2分别为zc上升边沿与zf下降边沿的传播延迟时间，τ3与τ4则为zc下降边沿与zf上升边沿的传播延迟时间。

4、如图4(a)所示，假设以细量化信号zf边沿为基准，当τ1>τ2，且zc上升边沿在zf下降边沿的下一时钟内，则粗量化值少计1；如图4(b)所示，当τ1<τ2，zc上升边沿在zf下降边沿的上一时钟内，则粗量化值多计1；如图4(c)所示，当τ3>τ4，且zc下降边沿在zf上升边沿的下一时钟内，则粗量化值多计1；如图4(d)所示，当τ3<τ4，zc下降边沿在zf上升边沿所在时钟的上一时钟内，则粗量化值少计1。

5、由此可见，现有的两步tdc存在传输延时失配问题和传统粗量化模块重复计数引起的误差问题，从而影响了整个量化结果的精度。

技术实现思路

1、为了解决现有技术中存在的上述问题，本发明提供了一种两步时间数字转换器的校准电路。本发明要解决的技术问题通过以下技术方案实现：

2、本发明提供了一种两步时间数字转换器的校准电路，包括依次连接的源信号模块、第一级校正模块以及第二级校正模块；其中，

3、源信号模块基于两步时间数字转换器的粗量化信号zc和主时钟信号clk<0>生成第一时序信号zc_dtri，并根据第一时钟信号clk<1>生成第二时钟信号clk<1>_inv；

4、所述第一级校正模块包括两个校正电路；其中，第一路校正电路基于所述第一时钟信号clk<1>和所述第一时序信号zc_dtri进行初步校正，输出第一初步校正信号n11；第二路校正电路基于所述第二时钟信号clk<1>_inv和所述第一时序信号zc_dtri进行初步校正，输出第二初步校正信号n21；

5、所述第二级校正模块用于对所述第一初步校正信号n11和所述第二初步校正信号n21进行二次校正，输出两组校准数字控制码mstop<1:0>和mstart<1:0>，以便于利用所述校准数字控制码mstop<1:0>和mstart<1:0>对粗量化计数值进行校正操作。

6、本发明的有益效果：

7、本发明提供的两步时间数字转换器的校准电路设计了源信号模块和两级校正模块，源信号模块输出信号进入第一级校正模块初步校正后，再由第二级校正模块进行二次校正，第二级校正模块生成的校准数字控制码可对粗量化计数值进行保持、加一、加二、减一、减二的校正操作；该电路在不增加细量化位数的前提下，有效解决了传输延时失配和传统粗量化模块重复计数引起的误差，提升了tdc的转换精度；

8、2、本发明提供的两步时间数字转换器的校准电路还避免了对细量化面积或者转换时间的加倍。

9、以下将结合附图及实施例对本发明做进一步详细说明。

技术特征：

1.一种两步时间数字转换器的校准电路，其特征在于，包括依次连接的源信号模块、第一级校正模块以及第二级校正模块；其中，

2.根据权利要求1所述的一种两步时间数字转换器的校准电路，其特征在于，所述第一时钟信号clk<1>滞后于所述主时钟信号clk<0>90度。

3.根据权利要求1所述的一种两步时间数字转换器的校准电路，其特征在于，所述源信号模块包括一个上升沿d触发器d1和一个反相器i0；其中，

4.根据权利要求3所述的一种两步时间数字转换器的校准电路，其特征在于，所述第一路校正电路包括一个上升沿d触发器d11和一个双边沿d触发器d12；所述第二路校正电路包括一个上升沿d触发器d21和一个双边沿d触发器d22；其中，

5.根据权利要求4所述的一种两步时间数字转换器的校准电路，其特征在于，所述第二级校正模块包括一个二选一选择器、两个反相器i1和i2、以及两个锁存器l1和l2；其中，

6.根据权利要求5所述的一种两步时间数字转换器的校准电路，其特征在于，当所述细量化信号zf为高电平时，所述细量化结果的高一位fq为低电平，则利用fq选择第二初步校正信号n21作为输出校准信号mstop<1>；

7.根据权利要求5所述的一种两步时间数字转换器的校准电路，其特征在于，所述锁存器l1包括三个反相器i3、i4、i5，第一开关s11和第二开关s12；

8.根据权利要求7所述的一种两步时间数字转换器的校准电路，其特征在于，所述反相器i3和反相器i6均为延时反相器。

9.根据权利要求5所述的一种两步时间数字转换器的校准电路，其特征在于，利用所述校准数字控制码mstop<1:0>和mstart<1:0>对粗量化计数值进行校正操作包括：

技术总结本发明公开了一种两步时间数字转换器的校准电路，包括源信号模块，用于基于两步时间数字转换器的粗量化信号和主时钟信号生成第一时序信号，并根据第一时钟信号生成第二时钟信号；第一级校正模块，包括两个校正电路；其中，第一路校正电路基于第一时钟信号和第一时序信号进行初步校正，输出第一初步校正信号；第二路校正电路基于第二时钟信号和第一时序信号进行初步校正，输出第二初步校正信号；第二级校正模块，用于对第一初步校正信号和第二初步校正信号进行二次校正，输出两组校准数字控制码，以便于利用校准数字控制码对粗量化计数值进行校正操作。该电路有效解决了传输延时失配和传统粗量化模块重复计数引起的误差，提升了转换精度。技术研发人员：李娅妮,徐玉,刘戈扬,刘钰涵受保护的技术使用者：西安电子科技大学重庆集成电路创新研究院技术研发日：技术公布日：2024/1/15