一种校时误差确定方法、装置、芯片及存储介质与流程

本发明涉及电力系统，尤其涉及一种校时误差确定方法、装置、芯片及存储介质。

背景技术：

1、随着电力系统规模的持续扩大以及电网结构的复杂化，电力系统的时钟同步需求愈发迫切。目前，电力同步时钟在电力行业中的应用非常广泛，如电网调度、保护、控制、监测、运行和管理等方面。通过时钟同步可以确保各种运行设备的同步性和一致性。其中，由于校时误差是判断时钟同步效果的重要因素，因此对电力设备的校时误差进行确定是非常有必要的。

2、现有技术中，通常通过额外的时钟同步装置，输出一种串行时间交换码(inter-range instrumentation group-b，irig-b)至被测模组。上述时钟同步装置可以包括全球卫星定位系统(global positioning system，gps)和北斗卫星导航系统。然后，可以根据irig-b码执行对时以及校时误差确定的操作。

3、但是，现有技术需要采用额外的时钟同步装置，导致对时测试的成本较高，效率较低。

技术实现思路

1、本发明提供了一种校时误差确定方法、装置、芯片及存储介质，可以实现快速、准确地对待测模组的校时误差进行确定，降低了对时测试成本，提高了对时测试的效率。

2、根据本发明的一方面，提供了一种校时误差确定方法，应用于芯片，该方法包括：

3、按照预设中断周期对计数器的数值进行累计，如果计数器的当前数值对应整秒时刻，则根据计数器的当前数值以及预设时钟数据，生成当前时钟数据；

4、按照b码格式输出当前时钟数据对应的码元信息，并将码元信息对应的电平信号传输至待测模组；

5、按照预设中断周期，接收待测模组针对电平信号反馈的秒脉冲信号，根据秒脉冲信号以及计数器的当前数值，确定待测模组对应的校时误差结果。

6、可选的，根据秒脉冲信号以及计数器的当前数值，确定待测模组对应的校时误差结果，包括：

7、获取秒脉冲信号对应的电平值，根据电平值判断秒脉冲信号是否处于上升沿；

8、若是，则根据计数器的当前数值，确定待测模组对应的校时误差结果；

9、若否，则返回执行按照预设中断周期，接收待测模组针对电平信号反馈的秒脉冲信号的操作，直至待测模组反馈的秒脉冲信号处于上升沿为止。

10、可选的，根据计数器的当前数值，确定待测模组对应的校时误差结果，包括：

11、获取计数器对应的历史数值；

12、其中，历史数值为上一秒脉冲信号处于上升沿时，计数器对应的累计数值；

13、根据计数器的当前数值以及历史数值，判断计数器的当前数值对应时刻是否为有效秒脉冲时刻；

14、若是，则根据有效秒脉冲时刻，确定待测模组对应的校时误差结果。

15、可选的，根据计数器的当前数值以及历史数值，判断计数器的当前数值对应时刻是否为有效秒脉冲时刻，包括：

16、确定计数器的当前数值与历史数值之间的差值；

17、判断差值是否处于预设数值区间内；

18、若是，则确定计数器的当前数值对应时刻为有效秒脉冲时刻。

19、可选的，根据有效秒脉冲时刻，确定待测模组对应的校时误差结果，包括：

20、根据预设整秒数值与预设中断周期之间的数值关系，确定参考值；

21、获取有效秒脉冲时刻对应的计数器当前数值，对计数器当前数值与参考值进行取余，并将取余结果作为待测模组对应的校时误差结果。

22、可选的，芯片包括b码发生模块和秒脉冲接收模块；待测模组包括对时接口和秒脉冲输出接口；

23、按照b码格式输出当前时钟数据对应的码元信息，并将码元信息对应的电平信号传输至待测模组，包括：

24、通过b码发生模块，按照b码格式输出当前时钟数据对应的码元信息，并将码元信息对应的电平信号通过对时接口传输至待测模组；

25、按照预设中断周期，接收待测模组针对电平信号反馈的秒脉冲信号，包括：

26、通过秒脉冲接收模块，按照预设中断周期接收待测模组中秒脉冲输出接口反馈的秒脉冲信号。

27、根据本发明的另一方面，提供了一种校时误差确定装置，应用于芯片，该装置包括：

28、时钟数据生成模块，用于按照预设中断周期对计数器的数值进行累计，如果计数器的当前数值对应整秒时刻，则根据计数器的当前数值以及预设时钟数据，生成当前时钟数据；

29、码元信息输出模块，用于按照b码格式输出当前时钟数据对应的码元信息，并将码元信息对应的电平信号传输至待测模组；

30、校时误差确定模块，用于按照预设中断周期，接收待测模组针对电平信号反馈的秒脉冲信号，根据秒脉冲信号以及计数器的当前数值，确定待测模组对应的校时误差结果。

31、根据本发明的另一方面，提供了一种芯片，芯片包括：

32、至少一个处理器；以及

33、与至少一个处理器通信连接的存储器；其中，

34、存储器存储有可被至少一个处理器执行的计算机程序，计算机程序被至少一个处理器执行，以使至少一个处理器能够执行本发明任一实施例的校时误差确定方法。

35、根据本发明的另一方面，提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机指令，计算机指令用于使处理器执行时实现本发明任一实施例的校时误差确定方法。

36、根据本发明的另一方面，提供了一种计算机程序产品，其特征在于，计算机程序产品包括计算机程序，计算机程序在被处理器执行时实现本发明任一实施例的校时误差确定方法。

37、本发明实施例的技术方案，通过按照预设中断周期对计数器的数值进行累计，如果计数器的当前数值对应整秒时刻，则根据计数器的当前数值以及预设时钟数据，生成当前时钟数据；按照b码格式输出当前时钟数据对应的码元信息，并将码元信息对应的电平信号传输至待测模组；按照预设中断周期，接收待测模组针对电平信号反馈的秒脉冲信号，根据秒脉冲信号以及计数器的当前数值，确定待测模组对应的校时误差结果的技术手段，可以实现快速、准确地对待测模组的校时误差进行确定，降低了对时测试成本，提高了对时测试的效率。

38、应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

技术特征：

1.一种校时误差确定方法，其特征在于，应用于芯片，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，根据所述秒脉冲信号以及计数器的当前数值，确定所述待测模组对应的校时误差结果，包括：

3.根据权利要求2所述的方法，其特征在于，根据所述计数器的当前数值，确定所述待测模组对应的校时误差结果，包括：

4.根据权利要求3所述的方法，其特征在于，根据所述计数器的当前数值以及历史数值，判断所述计数器的当前数值对应时刻是否为有效秒脉冲时刻，包括：

5.根据权利要求3所述的方法，其特征在于，根据所述有效秒脉冲时刻，确定所述待测模组对应的校时误差结果，包括：

6.根据权利要求1所述的方法，其特征在于，所述芯片包括b码发生模块和秒脉冲接收模块；所述待测模组包括对时接口和秒脉冲输出接口；

7.一种校时误差确定装置，其特征在于，应用于芯片，所述装置包括：

8.一种芯片，其特征在于，所述芯片包括：

9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现权利要求1-6中任一项所述的校时误差确定方法。

10.一种计算机程序产品，其特征在于，所述计算机程序产品包括计算机程序，所述计算机程序在被处理器执行时实现根据权利要求1-6中任一项所述的校时误差确定方法。

技术总结本发明实施例公开了一种校时误差确定方法、装置、芯片及存储介质，应用于芯片，该方法包括：按照预设中断周期对计数器的数值进行累计，如果计数器的当前数值对应整秒时刻，则根据计数器的当前数值以及预设时钟数据，生成当前时钟数据；按照B码格式输出当前时钟数据对应的码元信息，并将码元信息对应的电平信号传输至待测模组；按照预设中断周期，接收待测模组针对电平信号反馈的秒脉冲信号，根据秒脉冲信号以及计数器的当前数值，确定待测模组对应的校时误差结果。本发明实施例的技术方案，可以实现快速、准确地对待测模组的校时误差进行确定，降低了对时测试成本，提高了对时测试的效率。技术研发人员：董飞龙,谢心昊,刘德宏,王泽宇,邝野受保护的技术使用者：南方电网数字电网研究院有限公司技术研发日：技术公布日：2024/1/22