一种宽量程低功耗TDC电路及测量方法

本发明涉及时间量化的数字化测量测距，尤其涉及一种宽量程低功耗tdc电路及测量方法。

背景技术：

1、tdc(时间数字转换器)电路在很多领域应用广泛，如高能物理与粒子领域，用于精确测量粒子之间的时间间隔；除此之外，在激光雷达测距领域，tdc常被用于测量粒子飞行时间；在测量和仪表应用方面，tdc又是数字示波器、逻辑分析仪等仪器的重要组成部分。tdc的基本功能就是测量两个时间上存在先后达到顺序的信号之间的时间间隔，将携带时间信息的信号转换为数字信号，以便对采样并量化的时间信号进行数字处理。现如今的主流tdc研究方向为高量程高精度的实现，但随着精度远超工业级应用的标准，高稳定性低功耗的tdc模块将成为研究的热点。

2、传统的单一模式tdc主要分为周期计数型、抽头延迟线型和游标型等三种类型。周期计数型tdc结构基本量化单位与计数时钟周期相等，主要用于扩展测试量程。其实现方式主要是同步或异步计数器。但随着级数增加，触发器的传输延迟将限制计数的最高频率。抽头延迟线型计数器是指通过延迟单元在一个周期内对时钟信号进行抽头计数，其最小分辨率为延迟单元时间，主要用于提高精度。其延时实现方式可以采用延时链或延时环。但精度也不可以无限提高，受特定工艺下门延时的限制。游标型tdc的时间分辨率为两种门延时之差。由于分辨率不再受门延时的制约，突破了最小门延时的极限，从而大大提高分辨率。其实现方式一般可采用游标型tdc技术。但该种模式下测量量程极小。随着时间测量的应用日益广泛，对于时间测量精度和测量范围的要求也不断提高。然而，单一模式tdc已经无法满足这些要求。因此，分段式tdc已经成为高分辨率下时间测量动态范围提升的有效手段，同时也更好地满足了不同应用的需要。目前的tdc电路实现是将不同的类型混合使用，主要的实现方法分为两种：周期计数型与抽头延迟线结合，周期计数型与游标型结合。

3、无论是采用哪种分段式实现方法，在保持高精度的前提下，难以维持高量程的标准。并且，tdc电路的高功耗和非线性误差造成的稳定性差的缺点仍旧是不可忽视的。其中，高功耗的改进在于对电路的优化，而引起非线性误差的根本原因在于受到pvt等外界因素影响造成的延迟单元的延迟时间不一致。由于造成误差的这些因素是难以控制的，所以非线性误差是不可避免的，只能尽可能的减小。

技术实现思路

1、本发明的目的在于提供一种宽量程低功耗tdc电路及测量方法，提高量程的同时降低了功耗，增强了数据稳定性，解决了现有的tdc电路低量程和高功耗以及pvt影响下的精度降低的问题。

2、实现本发明目的技术解决方案为：

3、一种宽量程低功耗tdc电路，包括时钟管理模块、信号发生模块、粗计数高段tdc模块、粗计数中段tdc模块、细计数低段tdc模块、时间标定模块和数据输出模块，其中：

4、所述时钟管理模块用于提供时钟信号；

5、所述信号发生模块产生发射信号start和接收信号stop至粗计数高段tdc模块、粗计数中段tdc模块和细计数低段tdc模块，产生两种测试信号至时间标定模块；

6、所述粗计数高段tdc模块用于产生基于n倍初始时钟周期的时钟信号的粗计数数据结果；

7、所述粗计数中段tdc模块用于产生基于初始时钟信号的粗计数数据结果；

8、所述细计数低段tdc模块用于产生基于延迟单元的细计数数据结果；

9、所述时间标定模块用于对延迟线延迟单元的延迟时间标定，产生用于计算延迟单元延迟时间的数字信号；

10、所述数据输出模块基于粗计数高段tdc模块、粗计数中段tdc模块、细计数低段tdc模块和时间标定模块的输出，得到tdc电路量化后的时间差。

11、进一步地，所述信号发生模块用于产生发射信号start和接收信号stop，以及时间标定模块的测试信号a和b。tdc电路所求的时间差t，即start信号上升沿和stop信号上升沿之间的时间差，对其做数字量化处理。

12、进一步地，所述粗计数高段tdc模块由异步分频器、lfsr同步计数器和译码电路组成，用于产生基于n倍初始时钟周期的时钟信号的粗计数数据结果，所述粗计数高段tdc模块中异步分频器将时钟信号clk_in进行分频处理，clk_in的时钟周期记为tclk_in，分频器输出时钟信号clk_in_n，clk_in_n的时钟周期为n倍的tclk_in，记为tclk_in_n。lfsr同步计数器在时钟信号clk_in_n的时钟域下对所求时间t做数字计数处理，记录start信号上升沿和stop信号上升沿之间clk_in_n的上升沿的个数，计数采用随机码。译码电路则对随机码进行译码处理，生成高段粗计数值n1。

13、进一步地，所述粗计数中段tdc模块，由同步计数器组成，用于产生基于初始时钟信号的粗计数数据结果；所述粗计数中段tdc模块中，在clk_in的时钟域下，利用同步计数器在start信号上升沿到来之后开始计数，当检测到clk_in_n的上升沿后停止计数，得到start信号上升沿到clk_in_n下一个时钟上升沿之间的clk_in的上升沿个数。记为m1。同理，在stop信号上升沿到来之后开始计数，当检测到clk_in_n的上升沿后停止计数，得到stop信号上升沿到clk_in_n下一个时钟上升沿之间的clk_in的上升沿个数，记为m2。m1和m2即为中段粗计数值。

14、进一步地，所述细计数低段tdc模块由延迟线模块和延迟计数模块组成，用于产生基于延迟单元的细计数数据结果；所述细计数低段tdc模块中，延迟线模块采用多个延迟单元级联，每个延迟单元的延迟时间记为δt。start信号经过m个级联的延迟单元得到start经过δt、2δt、3δt，……，(m-1)δt，mδt等延时的m个延时信号，并分别记为start_1，start_2，start_3，…，start_(m-1)，start_m，通过比较start_1，start_2，start_3，…，start_(m-1)，start_m等信号与clk_in的相位关系，可以得到start信号上升沿传递至下一个clk_in时钟上升沿之间等效延迟单元个数n2。同理，可得到stop信号上升沿到clk_in下一个时钟上升沿之间等效延迟单元个数n3。n2和n3即为低段细计数值。

15、进一步地，所述测试信号a的上升沿和b的上升沿之间相差一个时钟周期tclk_in。输入进时间标定模块后，对延迟单元的延迟时间进行标定，测试得到一个时钟周期tclk_in的时间差等于延迟时间为δt的延迟单元等效级联个数，即为标定计数n4。

16、进一步地，假设tdc电路所求的start信号上升沿和stop信号上升沿之间的时间差为t，基于n倍时钟信号的高段粗计数时间为t1，基于初始时钟信号的start信号中段粗计数时间为t2，基于初始时钟信号的stop信号中段粗计数时间为t3，基于延迟单元的start信号低段细计数时间为t4，基于延迟单元的stop信号低段细计数时间为t5。所述tdc电路的表达式如下：

17、

18、其中，n为分频时钟信号clk_in_n对于初始时钟信号clk_in的时钟周期倍数，tclk_in是时钟clk_in一个周期的时间，tclk_in_n是时钟clk_in_n的时钟周期时间。δt为单个延迟单元的延迟时间。n1为高段粗计数值，m1和m2为中段粗计数值，n2和n3是低段细计数值，n4为标定计数值。

19、进一步地，粗计数高段模块的分频信号输出可扩展为2×n,3×n,…,n×n倍于初始时钟周期tclk_in的时钟信号，从而在相同位数的情况下提高tdc电路的量程。当增加初始时钟的分频信号后，上述的时间计数方法，可以推广至多段时间计数方法，其可以获得更高的时间测试范围。

20、一种基于所述宽量程低功耗tdc电路的测量方法，包括步骤：

21、信号发生模块产生发射信号start和接收信号stop至粗计数高段tdc模块、粗计数中段tdc模块和细计数低段tdc模块，产生两种测试信号至时间标定模块；

22、粗计数高段tdc模块产生基于n倍初始时钟周期的时钟信号的粗计数数据结果；

23、粗计数中段tdc模块产生基于初始时钟信号的粗计数数据结果；

24、细计数低段tdc模块产生基于延迟单元的细计数数据结果；

25、所述时间标定模块对延迟线延迟单元的延迟时间标定，产生用于计算延迟单元延迟时间的数字信号；

26、数据输出模块基于粗计数高段tdc模块、粗计数中段tdc模块、细计数低段tdc模块和时间标定模块的输出，得到tdc电路量化后的时间差。

27、与现有技术相比，本发明的优点及显著效果为：

28、1、本发明提出的宽量程低功耗tdc电路，采用三段式(或多段式)的电路结构，在细计数低段模块中利用延迟线原理保持较高精度的同时，在粗计数高段模块中利用分频时钟的特点，在相同计数位数的情况下，拓宽tdc电路的测量范围。所提方法可以推广至多段式tdc电路结构；

29、2、本发明提出的宽量程低功耗tdc电路，在粗计数高段tdc电路中，利用lfsr作为计数器。相较于异步计数器，避免了延迟积累；相较于同步计数器，通过降低翻转率的方式，减少了tdc电路所需的功耗。使得tdc电路在低功耗的测量环境下得以应用；

30、3、本发明可以提高电路设计的稳定性，利用时间标定模块，对受到pvt特性影响下的延迟单元进行标定，减小因延迟单元延迟时间漂移造成的测量误差，从而提高电路设计的稳定性；

31、4、本发明能适用于各类tdc电路结构，具有通用性，可复用性和可移植性。

32、下面结合附图对本发明做进一步详细描述。