基于DAC的模拟信号输出方法、DAC控制器、存储介质及微控制器与流程

本申请涉及芯片领域，尤其涉及一种基于dac的模拟信号输出方法、dac控制器及存储介质即微控制器。

背景技术：

1、在mcu（microcontroller unit，微控制器）中设置有dac（digital to analogconverter，数模转换器），mcu除利用dac输出固定的电压信号，也会根据需要输出变化的电压信号，例如：音频信号或正弦波等模拟信号。模拟信号的输出主要依靠定时器提供时钟信号给dma控制器，由dma控制器把数据赋给dac，输出不同的电压，连续数据的输出可以使得dac端口的电压变化而产生有规律的波形。在特殊的音频输出或正弦波输出的应用时，在波形不变的情况下需要改变波幅，普通mcu需要多组的数据来实现，或者根据波幅需要通过软件计算得到新的波幅数据，多组的数据会占用更多的存储空间，而软件会耗费mcu更多的处理时间，对于低端的mcu来说会比较消耗计算资源。

技术实现思路

1、本申请实施例提供了基于dac的模拟信号输出方法、装置、存储介质及芯片，可以解决现有技术中mcu输出模拟信号计算资源消耗较大以及存储空间占用较多的问题。所述技术方案如下：

2、第一方面，本申请实施例提供了一种基于dac的模拟信号输出方法，所述方法包括：

3、dac控制器根据预设的第一频率和第一长度在存储器中读取比特序列；

4、所述dac控制器将读取的比特序列交替写入到第一缓冲区和第二缓冲区；

5、所述dac控制器根据预设的第二频率和第二长度从所述第一缓冲区和所述第二缓冲区中交替读取比特序列；

6、所述dac控制器将从缓冲区中读取的比特序列发送给dac，指示所述dac将该比特序列转换为模拟信号。

7、第二方面，本申请实施例提供了一种dac控制器，包括：

8、读取单元，用于根据预设的第一频率和第一长度在存储器中读取比特序列；

9、写入单元，用于将读取的比特序列交替写入到第一缓冲区和第二缓冲区；

10、输出单元，用于根据预设的第二频率和第二长度从所述第一缓冲区和所述第二缓冲区中交替读取比特序列；

11、生成单元，用于将从缓冲区中读取的比特序列发送给dac，指示所述dac将该比特序列转换为模拟信号。

12、第三方面，本申请实施例提供一种计算机存储介质，所述计算机存储介质存储有多条指令，所述指令适于由处理器加载并执行上述的方法步骤。

13、第四方面，本申请实施例提供一种微控制器，可包括：本申请的dac控制器、至少一个处理器核心，以及存储器。

14、本申请一些实施例提供的技术方案带来的有益效果至少包括：

15、首先dac控制器会自动读取内存数据，不依赖处理器核心来执行，可以减少处理器核心的计算资源的消耗，其次dac控制器通过调节寄存器自动计算比特序列的缩放比例，避免存储大量的数量。通过这样两步处理过程，在完整的模拟信号波形输出过程中，处理器核心只需要消耗很低的计算开销，以及占用极少的内存空间。

技术特征：

1.一种基于dac的模拟信号输出方法，其特征在于，包括：

2.根据权利要求1所述的方法，其特征在于，在可编程间隔定时器设置所述第一频率、所述第一长度、所述第二频率和所述第二长度的参数值。

3.根据权利要求1或2所述的方法，其特征在于，所述dac控制器将读取的比特序列交替写入到第一缓冲区和第二缓冲区，包括：

4.根据权利要求3所述的方法，其特征在于，读操作寄存器中记录有当前处于读操作激活状态的缓冲区的编号以及当前读指针的地址，写操作寄存区中记录有当前处于写操作激活状态的缓冲区的编号以及当前写指针的地址。

5.根据权利要求4所述的方法，其特征在于，还包括：

6.根据权利要求4或5所述的方法，其特征在于，所述dac控制器将从缓冲区中读取的比特序列发送给dac，包括：

7.根据权利要求6所述的方法，其特征在于，还包括：

8.一种dac控制器，其特征在于，包括：

9.一种计算机存储介质，其特征在于，所述计算机存储介质存储有多条指令，所述指令适于由处理器加载并执行如权利要求1~7任意一项的方法步骤。

10.一种微控制器，其特征在于，包括：至少一个处理器核心、存储器和如权利要求8所述的dac控制器。

技术总结本申请实施例公开了一种基于DAC的模拟信号输出方法、DAC控制器、存储介质及微控制器，涉及芯片领域。本申请DAC控制器会自动读取内存数据，不依赖处理器核心来执行，可以减少处理器核心的计算资源的消耗，其次DAC控制器通过调节寄存器自动计算比特序列的缩放比例，避免存储大量的数量。通过这样两步处理过程，在完整的模拟信号波形输出过程中，处理器核心只需要消耗很低的计算开销，以及占用极少的内存空间。技术研发人员：植永耀,张程,赵权邦,陈炯成受保护的技术使用者：深圳市乐升半导体有限公司技术研发日：技术公布日：2024/7/29