存储器裸片与逻辑裸片之间的信号路由的制作方法

本公开大体上涉及存储器，且更特定来说，涉及与用于在存储器裸片与逻辑裸片之间路由信号的存储器装置相关联的设备及方法。

背景技术：

1、存储器装置通常被提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，其包含易失性及非易失性存储器。易失性存储器需要电力来维持其数据且包含随机存取存储器(ram)、动态随机存取存储器(dram)及同步动态随机存取存储器(sdram)等。非易失性存储器可通过在未被供电时保存所存储数据来提供持久数据且可包含nand快闪存储器、nor快闪存储器、只读存储器(rom)、电可擦除可编程rom(eeprom)、可擦除可编程rom(eprom)及电阻可变存储器(例如相变随机存取存储器(pcram))、电阻性随机存取存储器(rram)及磁阻随机存取存储器(mram)等。

2、存储器还用作各种电子应用的易失性及非易失性数据存储装置，所述应用包含(但不限于)个人计算机、便携式记忆棒、数码相机、蜂窝电话、例如mp3播放器的便携式音乐播放器、电影播放器及其它电子装置中。存储器单元可布置成阵列，其中阵列用于存储器装置中。

技术实现思路

技术特征：

1.一种方法，其包括：

2.根据权利要求1所述的方法，其进一步包括：经由所述控制电路系统配置多个多路复用器以使其将所述第二多个信号从所述感测放大器条带路由到所述存储器裸片的全局数据总线。

3.根据权利要求2所述的方法，其进一步包括：配置所述收发器以使其与将所述第二多个信号路由到所述全局数据总线并发地将所述第二多个信号路由到所述逻辑裸片。

4.根据权利要求1至3中任一权利要求所述的方法，其进一步包括：在所述感测放大器条带处从所述逻辑裸片接收第三多个信号以将所述第三多个信号存储于所述存储器裸片中。

5.根据权利要求1至3中任一权利要求所述的方法，其进一步包括：响应于所述收发器路由所述第二多个信号，避免激活所述存储器裸片的全局数据总线。

6.根据权利要求1至3中任一权利要求所述的方法，其进一步包括：将所述第二多个信号路由到所述逻辑裸片的处理资源。

7.一种方法，其包括：

8.根据权利要求7所述的方法，其进一步包括：激活所述多个行，所述多个行中的每一者对应于所述存储器裸片的多个片块中的不同片块。

9.根据权利要求7所述的方法，其进一步包括：激活类似地定位于所述存储器裸片的多个片块中的每一者中的所述多个行。

10.根据权利要求7所述的方法，其进一步包括：将所述第一多个信号锁存于包括所述多个感测放大器的感测放大器条带中。

11.根据权利要求10所述的方法，其进一步包括：在感测放大器条带的基础上多路复用所述第二多个信号。

12.根据权利要求10所述的方法，其进一步包括：经由耦合到所述多个lio线中的每一者的所述相应收发器接收从所述逻辑裸片到所述对应lio线的第三多个信号。

13.根据权利要求7至12中任一权利要求所述的方法，其进一步包括：并发激活所述多个行。

14.根据权利要求7至12中任一权利要求所述的方法，其进一步包括：将所述经多路复用信号从所述存储器裸片的所述对应lio线路由到所述裸片的不同lio线。

15.一种设备，其包括：

16.根据权利要求15所述的设备，其中所述多个收发器经配置以接收控制信号以将对应于所述第一多个信号的所述数据从所述多个感测放大器条带路由到所述逻辑裸片。

17.根据权利要求16所述的设备，其中所述多个收发器经配置以从所述逻辑裸片接收控制信号。

18.根据权利要求17所述的设备，其中所述多个收发器经配置以从所述逻辑裸片的深度学习加速器(dla)接收所述控制信号。

19.根据权利要求18所述的设备，其中所述多个收发器经配置以响应于所述控制信号的接收而并发地路由所述数据。

20.根据权利要求18所述的设备，其中来自所述多个收发器的每一收发器经配置以响应于所述控制信号的接收而与路由所述数据的其它部分并发地路由所述数据的不同部分。

技术总结一种存储器装置包含经由晶片上晶片接合而接合到逻辑裸片的存储器裸片。耦合到所述存储器裸片的所述存储器装置的控制器可激活所述存储器裸片的一行。响应于激活所述行，所述存储器裸片的感测放大器条带可锁存第一多个信号。收发器可将第二多个信号从所述感测放大器路由到所述逻辑裸片。技术研发人员：S·S·艾勒特,G·E·胡申,K·R·帕雷克,A·T·扎伊迪受保护的技术使用者：美光科技公司技术研发日：技术公布日：2024/4/29