存储器接口和半导体存储器设备以及包括其的半导体设备的制作方法

公开了一种存储器接口、半导体存储器设备以及包括其的半导体设备。

背景技术：

1、半导体设备包括半导体存储器设备和存储器控制器。

技术实现思路

1、实施例针对一种半导体设备，包括：存储器控制器，被配置为提供数据选通信号；存储器设备，被配置为接收从存储器控制器提供的数据信号或将数据信号输出到存储器控制器；存储器接口，包括多个dq驱动电路并且被配置为：基于数据选通信号生成多个相位时钟信号，基于存储器设备的操作频率来确定提供给多个dq驱动电路的相位时钟信号的数量，以及将所确定的数量的相位时钟信号提供给多个dq驱动电路。

2、实施例针对一种半导体存储器设备，包括：存储器单元阵列，包括多个存储器单元；多个dq驱动电路，被配置为根据多个时钟信号转换从存储器单元阵列读取的数据以生成数据信号，并且根据多个时钟信号对从外部接收的数据信号进行采样以生成写入存储器单元阵列的数据；时钟选择电路，被配置为基于从外部接收的数据选通信号来提供多个相位时钟信号中的至少一个；自适应控制电路，被配置为根据操作频率确定至少一个相位时钟信号的数量；以及多个时钟生成电路，被配置为接收至少一个相位时钟信号以生成多个时钟信号。

3、实施例针对一种存储器接口，包括：dq驱动电路，被配置为根据多个时钟信号驱动数据信号；时钟分频(division)电路，被配置为基于从外部接收的数据选通信号生成多个相位时钟信号；自适应控制电路，被配置为根据操作频率确定多个相位时钟信号当中发送到dq驱动电路的相位时钟信号的数量；以及时钟生成电路，被配置为接收所确定的数量的相位时钟信号并且生成多个时钟信号。

技术特征：

1.一种半导体设备，包括：

2.根据权利要求1所述的半导体设备，其中，所述存储器接口还包括：

3.根据权利要求2所述的半导体设备，其中，所述存储器接口还包括：

4.根据权利要求3所述的半导体设备，其中

5.根据权利要求4所述的半导体设备，其中

6.根据权利要求5所述的半导体设备，其中

7.根据权利要求5所述的半导体设备，其中

8.根据权利要求5所述的半导体设备，其中

9.根据权利要求5所述的半导体设备，其中

10.根据权利要求3所述的半导体设备，其中，所述相位误差校正电路还包括代码生成器，所述代码生成器被配置为：将所述多个时钟信号当中的第一相位的时钟信号延迟预定延迟时段，以生成第一相位延迟的时钟信号；反转第一相位延迟的时钟信号，以生成第一相位反转的延迟的时钟信号；将所述第一相位反转的延迟的时钟信号延迟所述预定延迟时段，以生成第二相位的时钟信号；和比较所述第一相位的所述时钟信号的第一边沿和所述第二相位的所述时钟信号的第二边沿，以确定指示1ui的单位延迟代码，以及所述预定延迟时段对应于所述1ui。

11.根据权利要求10所述的半导体设备，其中

12.根据权利要求1所述的半导体设备，其中，所述存储器接口还包括：

13.根据权利要求12所述的半导体设备，其中，所述存储器接口还包括自适应控制电路，所述自适应控制电路被配置为：基于所述操作频率和所述多个通道的通道状态信息，确定所述多个相位时钟信号当中发送到所述多个dq驱动电路的相位时钟信号的数量。

14.一种半导体存储器设备，包括：

15.根据权利要求14所述的半导体存储器设备，进一步包括

16.根据权利要求14所述的半导体存储器设备，其中

17.根据权利要求14所述的半导体存储器设备，其中，当所述至少一个相位时钟信号的数量为一个时，所述多个时钟生成电路中的每个被配置为基于所述一个相位时钟信号生成0度相位的时钟信号和180度相位的时钟信号，并且将所述一个相位时钟信号延迟1ui以生成90度相位的时钟信号和270度相位的时钟信号。

18.根据权利要求14所述的半导体存储器设备，其中，当所述至少一个相位时钟信号的数量为两个时，所述多个时钟生成电路中的每个被配置为基于所述两个相位时钟信号中的一个生成0度相位的时钟信号和180度相位的时钟信号，并且基于所述两个相位时钟信号中的另一个生成90度相位的时钟信号和270度相位的时钟信号，以及所述两个相位时钟信号之间的相位差为90度。

19.一种存储器接口，包括：

20.根据权利要求19所述的存储器接口，其中，所述时钟生成电路被配置为当接收到一个相位时钟信号时，基于所述一个相位时钟信号生成0度相位的时钟信号和180度相位的时钟信号，并且将所述一个相位时钟信号延迟1ui，以生成90度相位的时钟信号和270度相位的时钟信号。

技术总结一种半导体设备，具有被配置为提供数据选通信号的存储器控制器、以及被配置为接收从存储器控制器提供的数据信号或将数据信号输出到存储器控制器的存储器设备，其中，该存储器设备包括包含多个DQ驱动电路的存储器接口，该存储器接口被配置为基于数据选通信号生成多个相位时钟信号，基于存储器设备的操作频率确定提供给多个DQ驱动电路的相位时钟信号的数量，以及将所确定的数量的相位时钟信号提供给多个DQ驱动电路。技术研发人员：尹镐俊,崔荣暾,朴胜振,李斘勋,崔桢焕受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/5/19