前游标符号间干扰减轻的接收器的制作方法

背景技术：

1、在具有损耗介质(例如电缆)的高速有线系统中，前游标和后游标符号间干扰(isi)降低信号完整性。虽然连续时间线性均衡器(ctle)和判决反馈均衡器(dfe)技术可以减少或消除后游标isi，但是这些技术对于前游标isi是无效的。发射器侧有限脉冲响应(fir)是减轻前游标isi的一种选项，但一些通信标准不允许这种选项。减轻前游标isi的另一种选项是接收器侧前馈均衡器(ffe)，但是这种选项导致不期望的噪声害处。

技术实现思路

1、在一个示例中，一种接收器包括：均衡器电路系统；时钟和数据恢复(cdr)电路系统；采样器电路系统；自适应电路系统；和时钟调节电路系统。均衡器电路系统具有第一输入、第二输入和输出。cdr电路系统具有第一输入、第二输入和时钟输出。采样器电路系统具有第一输入、第二输入和输出。自适应电路系统具有第一输入、第二输入、第三输入、第一输出、第二输出和第三输出。自适应电路系统的第一输入耦合到cdr电路系统的输出。自适应电路系统的第二输入耦合到采样器电路系统的输出。自适应电路系统的第三输入耦合到均衡器电路系统的输出。自适应电路系统的第一输出耦合到均衡器电路系统的第二输入。自适应电路系统的第二输出耦合到cdr电路系统的第一输入和采样器电路系统的第一输入。时钟调节电路系统具有第一输入、第二输入和输出。时钟调节电路系统的第一输入耦合到自适应电路系统的第三输出。时钟调节电路系统的第二输入耦合到cdr电路系统的时钟输出。时钟调节电路系统的输出耦合到cdr电路系统的第二输入或采样器电路系统的第二输入。

2、在另一个示例中，一种系统包括：发射器；和经由信道与发射器通信的接收器。接收器包括：均衡器电路系统；cdr电路系统；采样器电路系统；自适应电路系统；和时钟调节电路系统。均衡器电路系统具有第一输入、第二输入和输出。cdr电路系统具有第一输入、第二输入和时钟输出。采样器电路系统具有第一输入、第二输入和输出。自适应电路系统具有第一输入、第二输入、第三输入、第一输出、第二输出和第三输出。自适应电路系统的第一输入耦合到cdr电路系统的输出。自适应电路系统的第二输入耦合到采样器电路系统的输出。自适应电路系统的第三输入耦合到均衡器电路系统的输出。自适应电路系统的第一输出耦合到均衡器电路系统的第二输入。自适应电路系统的第二输出耦合到cdr电路系统的第一输入和采样器电路系统的第一输入。时钟调节电路系统具有第一输入、第二输入和输出。时钟调节电路系统的第一输入耦合到自适应电路系统的第三输出。时钟调节电路系统的第二输入耦合到cdr电路系统的时钟输出。时钟调节电路系统的输出耦合到cdr电路系统的第二输入或采样器电路系统的第二输入。

3、在又另一个示例中，一种方法包括：经由信道接收数据；对接收的数据执行均衡操作，均衡操作产生第一均衡数据；响应于第一均衡数据和第二均衡数据而执行采样操作，采样操作产生数据样本和误差样本；响应于第一均衡数据、数据样本和误差样本执行自适应操作，自适应操作产生时钟调节控制信号和第二均衡数据；响应于第二均衡数据而提供cdr时钟信号；以及响应于时钟调节控制信号，相对于cdr时钟信号调节采样时钟信号。

技术特征：

1.一种接收器，其包含：

2.根据权利要求1所述的接收器，其中所述时钟调节电路系统的所述输出耦合到所述cdr电路系统的所述第二输入。

3.根据权利要求2所述的接收器，其中所述时钟调节电路系统包括具有输入、控制输入和输出的延迟电路，所述延迟电路的所述输入耦合到所述时钟调节电路系统的所述第一输入，所述延迟电路的所述控制输入耦合到所述时钟调节电路系统的所述第二输入，并且所述延迟电路的所述输出耦合到所述时钟调节电路系统的所述输出。

4.根据权利要求3所述的接收器，其中所述时钟调节电路系统的所述输出是时钟调节电路系统的第一输出，所述时钟调节电路系统具有耦合到所述采样器电路系统的所述第二输入的第二输出，所述延迟电路是第一延迟电路，并且所述时钟调节电路系统包括具有输入、控制输入和输出的第二延迟电路，所述第二延迟电路的所述输入耦合到所述时钟调节电路系统的所述第一输入，并且所述第二延迟电路的所述输出耦合到所述时钟调节电路系统的所述第二输出。

5.根据权利要求1所述的接收器，其中所述时钟调节电路系统的所述输出耦合到所述采样器电路系统的所述第二输入。

6.根据权利要求5所述的接收器，其中所述时钟调节电路系统包括第一延迟电路和第二延迟电路，所述第一延迟电路被配置成基于所述时钟输出处的时钟信号来提供cdr时钟信号，所述第二延迟电路被配置成基于所述时钟输出处的所述时钟信号来提供采样时钟信号，并且所述cdr时钟信号相对于所述时钟输出处的所述时钟信号比所述采样时钟信号延迟更多。

7.根据权利要求5所述的接收器，其中所述时钟调节电路系统包括具有第一输入、第二输入和输出的组合电路，所述组合电路被配置成：在所述组合电路的第一输入处接收来自所述时钟输出的时钟信号；在所述组合电路的第二输入处接收偏移电压；并且响应于所述时钟信号和所述偏移电压而在所述组合电路的输出处提供采样时钟信号。

8.根据权利要求5所述的接收器，其中所述时钟调节电路系统包括具有第一输入、第二输入和输出的相位内插器电路即pi电路，所述pi电路被配置成：在所述pi电路的第一输入处接收来自所述时钟输出的时钟信号；在所述pi电路的第二输入处接收控制代码；并且响应于所述时钟信号和所述控制代码而在所述pi电路的输出处提供采样时钟信号。

9.根据权利要求8所述的接收器，其中所述cdr电路系统包括第一pi电路，所述时钟调节电路系统的所述pi电路是第二pi电路系统，并且所述时钟调节电路系统包括具有第一输入、第二输入和输出的组合电路，所述组合电路被配置成：

10.根据权利要求1所述的接收器，其中所述自适应电路系统包括具有输入和输出的时钟调节控制器，所述时钟调节控制器被配置成：接收连续时间线性均衡器索引结果即ctle索引结果；并且响应于所述ctle索引结果而向所述时钟调节电路系统提供时钟调节控制信号。

11.根据权利要求10所述的接收器，其中所述时钟调节控制器使用查找表即lut来响应于所述ctle索引结果而提供所述时钟调节控制信号。

12.根据权利要求10所述的接收器，其中所述时钟调节控制器使用数模转换器即dac来响应于所述ctle索引结果而提供所述时钟调节控制信号。

13.一种系统，其包含：

14.根据权利要求13所述的系统，其中所述时钟调节电路系统被配置成：

15.根据权利要求13所述的系统，其中所述时钟调节电路系统被配置成：

16.根据权利要求13所述的系统，其中所述时钟调节电路系统被配置成：

17.一种方法，其包含：

18.根据权利要求17所述的方法，其中响应于所述时钟调节控制信号而相对于所述cdr时钟信号调节所述采样时钟信号包括响应于所述时钟调节控制信号而相对于所述采样时钟信号延迟所述cdr时钟信号。

19.根据权利要求17所述的方法，其中响应于所述时钟调节控制信号而相对于所述cdr时钟信号调节所述采样时钟信号包括响应于所述时钟调节控制信号而相对于所述cdr时钟信号的电压调节所述采样时钟信号的电压。

20.根据权利要求17所述的方法，其中响应于所述时钟调节控制信号而相对于所述cdr时钟信号调节所述采样时钟信号包括响应于所述时钟调节控制信号而相对于所述cdr时钟信号的相位调节所述采样时钟信号的相位。

技术总结本申请涉及前游标符号间干扰减轻的接收器。一种接收器(112，图1)包括：均衡器电路系统(114，图1)；时钟和数据恢复(CDR)电路系统(140，图1)；采样器电路系统(150，图1)；自适应电路系统(128，图1)和时钟调节电路系统(162，图1)。接收器被配置成：经由信道(106，图1)接收数据；对接收的数据执行均衡操作，均衡操作产生均衡结果；响应于均衡结果而执行采样操作，采样操作产生数据样本和误差样本；响应于数据样本和误差样本而执行自适应操作，自适应操作产生时钟调节控制信号；并且响应于时钟调节控制信号而相对于CDR时钟信号调节采样时钟信号。技术研发人员：A·马尼安,A·罗山扎米尔,Y·唐,R·古普塔,M·G·弗拉泽尔受保护的技术使用者：德克萨斯仪器股份有限公司技术研发日：技术公布日：2024/7/23