一种低相噪的小数分频锁相环、芯片及电子设备的制作方法

本发明涉及但不仅限于通信，尤其涉及一种小数分频锁相环、芯片及电子设备。

背景技术：

1、锁相环（phase locked loop，pll）主要用于将参考信号和输出信号的相位保持恒定。它广泛应用于滤波、频率综合、调制与解调、信号检测等电路中。在现代通信电路中，时钟的重要性更是随处可见。在无线射频通信中，无线信号都是严格按照特定的频率来传输的。因此在射频接收和发射器系统中，都需要锁相环电路，来产生精确的时钟信号。同样，在有线通信系统中，比如在光纤通信，以及以金属导线为载体的通信系统中，数字信号也被调制到一定的频率上，精确的时钟产生和恢复电路是此种系统中非常重要的组成部分。

2、由于整数分频比锁相环只能实现参考时钟频率整数倍的输出时钟频率，其严重限制了整数分频比锁相环的应用范围，因而人们需要小数分频比锁相环，以实现输出时钟的频率为参考时钟频率的小数倍。锁相环的主要指标包括相位噪声，杂散，功耗，面积，频率锁定范围、及相位裕度等。其中，相位噪声是衡量锁相环的关键指标。所以，人们需要一种低相位噪声的小数分频锁相环，以提升锁相环的相噪性能及提高锁相环的应用范围。

技术实现思路

1、本发明实施例一方面提供一种具有低相位噪声的小数分频锁相环，以提升小数分频锁相环的相噪性能。

2、本发明提供的小数分频锁相环包括：第一振荡器，根据第一控制电压输出所述锁相环的第一中间输出时钟；第一分频器，用于将所述第一中间输出时钟进行整数分频，以得到第一时钟，所述第一中间输出时钟的频率为所述第一时钟的频率的整数倍；第一鉴相器，用于检测所述第一时钟与锁相环的参考时钟的第一相位差并将所述第一相位差转换为第一控制电压，以控制所述第一振荡器；前馈相位噪声抵消电路，包括相位差电压转换器及压控抵消子电路；所述相位差电压转换器，用于将所述第一时钟与锁相环的参考时钟的第一相位差转换为电压；所述压控抵消子电路，用于根据所述相位差电压转换器的输出电压及所述第一中间输出时钟控制产生与所述第一相位差相反的延迟信号，且使所述第一中间输出时钟叠加所述延迟信号，以抵消所述第一相位差并输出第二中间输出时钟，所述第二中间输出时钟为第二鉴相器的参考时钟；第二振荡器，根据第二控制电压输出所述锁相环的输出时钟；第二分频器，用于将所述输出时钟进行小数分频，以得到第二时钟，所述输出时钟的频率为所述第二时钟的频率的小数倍；第二鉴相器，用于检测所述第二时钟与所述第二中间输出时钟的第二相位差并将所述第二相位差转换为第二控制电压，以控制所述第二振荡器。

3、在本发明的优选实施例中，所述压控抵消子电路包括：运放、开关、第四n型开关管n4、第五n型开关管n5、第三电容cpnc、及缓冲器；其中，运放的正相输入端连接所述相位差电压转换器的输出端，其反向输入端连接所述开关的一端，其输出端连接所述开关的另一端；缓冲器的输入端依次通过第五n型开关管n5和第四n型开关管n4后接地，且缓冲器的输入端与所述第三电容的一端及所述开关的一端连接，所述缓冲器的输出端输出所述第二中间输出时钟，第五n型开关管n5的栅极/基极连接所述第一中间输出时钟，所述第三电容的另一端接地。

4、在本发明的优选实施例中，所述相位差电压转换器包括第一电容，所述相位差电压转换器用于控制电源电压给所述第一电容充电，直至第一电容上的电压值为所述电源电压的电压值，及根据所述第一相位差控制所述第一电容放电，以将所述第一相位差转换为电压，并将转换的电压存储于第一电容。

5、在本发明的优选实施例中，所述相位差电压转换器包括：第一p型开关管p1、第二n型开关管n2、第三n型开关管n3、及第一电容cs1；其中，第一p型开关管p1的栅极/基极接复位信号rstb、其源极/发射极接电源电压vdd、其漏极/集电极通过第一电容cs1接地、且其漏极/集电极与第三n型开关管的漏极/集电极连接；第三n型开关管n3的栅极/基极接入所述第一相位差、其源极/发射极通过第二n型开关管接地。

6、在本发明的优选实施例中，所述相位差电压转换器还包括：开关s1及第二电容cs2，开关s1的两端均连接所述第一p型开关管的漏极/集电极，且第二电容cs2连接于第一p型开关管的漏极/集电极与地之间，以在所述开关s1闭合时使第一电容上的第一电压传输到第二电容上。

7、在本发明的优选实施例中，所述复位信号控制所述第一p型开关管闭合以给第一电容充电时，所述开关s1断开；所述第一电容放电后，所述开关s1闭合，以使第一电容上的第一电压传输到所述第二电容上。

8、在本发明的优选实施例中，所述根据所述相位差电压转换器的输出电压及所述第一中间输出时钟控制产生与所述第一相位差相反的延迟信号，且使所述第一中间输出时钟叠加所述延迟信号，包括：控制给第三电容充电，直至第三电容上的电压与相位差电压转换器输出的电压相等且使得第三电容上的电压跟随所述相位差电压转换器输出的电压；压控抵消子电路接收所述第一中间输出时钟且在第一中间输出时钟为高电平时，给所述第三电容放电，使得所述缓冲器的延迟时间发生反向改变且将第三电容上的电压接入缓冲器，以使所述第一中间输出时钟叠加所述延迟信号。

9、在本发明的优选实施例中，所述第一电容cs1 和第二电容cs2的容值的比例固定。

10、在本发明的优选实施例中，所述第一电容的放电电流与所述第三电容的放电电流的比例为固定值。

11、在本发明的优选实施例中，还包括：电流源、及第一n型开关管n1，所述电流源的一端接所述电源电压，其另一端通过第一n型开关管接地，所述第一n型开关管n1上的电流与所述第一电容的放电电流及所述第三电容的放电电流形成镜像电流。

12、在本发明的优选实施例中，还包括：依次连接于所述第一鉴相器和所述第一振荡器之间的第一电荷泵和第一低通滤波器；和/或依次连接于所述第二鉴相器和所述第二振荡器之间的第二电荷泵和第二低通滤波器。

13、在本发明的优选实施例中，所述前馈相位噪声抵消电路还包括第一相位差采样器，用于采集所述第一时钟和锁相环的参考时钟之间的第一相位差且将所述第一相位差输出至所述相位差电压转换器。

14、本发明还提供一种芯片，其包括上面任意一项所述的锁相环。

15、本发明还提供一种电子设备，其包括上面任意一项所述的锁相环。

16、本发明提供的锁相环，其通过“第一振荡器、第一分频器、第一鉴相器、及前馈相位噪声抵消电路”一起配合后，输出具有低相噪的第二中间输出时钟给第二鉴相器作为参考时钟，结合第二分频器将第二振荡器输出的输出时钟进行小数分频，进而，第二鉴相器结合小数分频后的第二时钟及所述第二中间输出时钟的相位差（即上述第二相位差）控制第二振荡器震荡产生锁相环的输出时钟，所以，所述锁相环既能实现小数分频还使得锁相环具有极低的相位噪声。其中，前馈相位噪声抵消电路通过前馈的方式使得输出给第二鉴相器的参考时钟具有低噪声。也即：相位差电压转换器和压控抵消子电路形成相位噪声抵消电路，进而通过相位差电压转换器将锁相环的第一中间输出时钟和参考时钟的第一相位差转换为电压。而且，压控抵消子电路根据相位差电压转换器的输出电压及第一中间输出时钟来控制产生与所述第一相位差相反的延迟信号，且使锁相环的第一中间输出时钟叠加所述延迟信号，所以锁相环的第一中间输出时钟叠加所述延迟信号后能抵消掉所述第一相位差且输出高频的第二中间输出时钟作为第二鉴相器的参考时钟。所以，锁相环的第一振荡器输出的第一中间输出时钟进入所述压控抵消子电路后，能够将所述第一相位差抵消掉，进而大大的提升了锁相环的相噪性能。且通过第一鉴相器、第一振荡器、第一分频器、及前馈相位噪声抵消电路后，压控抵消子电路可以输出高频的第二中间输出时钟，该第二中间输出时钟作为锁相环的后级里的第二鉴相器的参考时钟，能进一步的改善小数分频锁相环的相噪性能。因此，本发明提供的锁相环既能实现小数分频，还能使得锁相环具有低相位噪声，进而使得本发明提供的锁相环具有更广的应用范围且相噪性能良好。