一种差分放大电路、电子电路、电子设备的制作方法

本发明涉及电流采集领域，尤其涉及一种差分放大电路、电子电路、电子设备。

背景技术：

1、现有技术中通常将一个分流器电阻接在正电源电压或负电源电压，再通过差分放大器对电阻两端的电压进行差分放大，以对负载电流进行高端检测或低端检测。传统的差分放大电路由于输入阻抗有限，容易收到滤波电阻的影响，进而影响放大增益。

2、现有的差分放大电路，虽然解决了输入阻抗有限存在的问题。但在电流的高端或底边检测过程中，为了确保电源电压和差分放大器有相同的电压基准，会将差分放大器的地端连接到负电源电压或将差分放大器供电端连接到正电源电压，又因为分流器电阻为小电租且直接接在正电源电压或负电源电压，这会容易导致差分放大器的输入电压十分接近正电源电压或负电源电压，而导致输出饱和。

3、因而，提供一种宽范围输入且高输入阻抗的差分放大电路已成为业界亟需解决的技术问题。

技术实现思路

1、为了解决上述技术问题，本发明提供了一种差分放大电路、电子电路、电子设备。

2、根据本发明的第一方面，提供了一种差分放大电路，包括：第一共源共栅输入单元、第二共源共栅输入单元、放大模块、第一电流源、第二电流源；

3、所述第一共源共栅输入单元用于对接入的第一输入电压进行变压，并输出第三输入电压，所述第一电流源连接至所述第一共源共栅输入单元的输出端；

4、所述第二共源共栅输入单元用于对接入的第二输入电压进行变压，并输出第四输入电压，所述第二电流源连接至所述第二共源共栅输入单元的输出端；

5、所述放大模块用于对接入的所述第三输入电压和接入的所述第四输入电压进行差分放大，输出第一输出电压和第二输出电压，所述第一输出电压大于所述第二输出电压，所述第一输入电压大于所述第二输入电压，所述第一输出电压和所述第二输出电压之差用于表征所述第一输入电压和所述第二输入电压的差分放大。

6、可选的，若所述第一共源共栅输入单元和所述第二共源共栅输入单元分别对所述第一输入电压和所述第二输入电压进行升压，则所述第一共源共栅输入单元包括第一pmos管和第二pmos管，所述第二共源共栅输入单元包括第三pmos管和第四pmos管；

7、所述第一pmos管的栅极和所述第二pmos管的栅极均接入所述第一输入电压，所述第一pmos管的源级连接至所述第二pmos管的漏极，所述第一pmos管的漏极连接负电源电压，所述第二pmos管的源级作为所述第一共源共栅输入单元的输出端连接至所述第一电流源的正极，所述第一电流源的负极连接至正电源电压；

8、所述第三pmos管的栅极和所述第四pmos管的栅极均接入所述第二输入电压，所述第三pmos管的源级连接至所述第四pmos管的漏极，所述第三pmos管的漏极连接所述负电源电压，所述第四pmos管的源级作为所述第二共源共栅输入单元的输出端耦接至所述第二电流源的正极，所述第二电流源的负极连接至所述正电源电压。

9、可选的，所述第一共源共栅输入单元还包括第五pmos管，所述第五pmos管的漏极连接至所述第二pmos管的源级，所述第五pmos管的栅极连接至自身漏极，所述第五pmos管的源级连接至所述第一电流源的正极、并作为所述第一共源共栅输入单元的输出端。

10、可选的，所述第二共源共栅输入单元还包括第六pmos管，所述第六pmos管的漏极连接至所述第四pmos管的源级，所述第六pmos管的栅极连接至自身漏极，所述第六pmos管的源级连接至所述第二电流源的正极、并作为所述第二共源共栅输入单元的输出端。

11、可选的，若所述第一共源共栅输入单元和所述第二共源共栅输入单元分别对所述第一输入电压和所述第二输入电压进行降压，则所述第一共源共栅输入单元包括第一nmos管和第二nmos管；所述第二共源共栅输入单元包括第三nmos管和第四nmos管；

12、所述第一nmos管的栅极和所述第二nmos管的栅极均接入所述第一输入电压；所述第一nmos管的源级连接至所述第二nmos管的漏极，所述第一nmos管的漏极连接正电源电压；所述第二nmos管的源级作为所述第一共源共栅输入单元的输出端耦接至所述第一电流源的负极，所述第一电流源的正极连接负电源电压；

13、所述第三nmos管的栅极和所述第四nmos管的栅极均接入所述第二输入电压；所述第三nmos管的源级连接至所述第四nmos管的漏极，所述第三nmos管的漏极连接所述正电源电压；所述第四nmos管的源级作为所述第二共源共栅输入单元的输出端耦接至所述第二电流源的负极，所述第二电流源的正极连接所述负电源电压。

14、可选的，所述第一共源共栅输入单元还包括第五nmos管，所述第五nmos管的漏极连接至所述第二nmos管的源级，所述第五nmos管的栅极连接至自身漏极；所述第五nmos管的源级连接至所述第一电流源的负极、并作为所述第一共源共栅输入单元的输出端。

15、可选的，所述第二共源共栅输入单元还包括第六nmos管，所述第六nmos管的漏极连接至所述第四nmos管的源级，所述第六nmos管的栅极连接至自身漏极，所述第六nmos管的源级连接至所述第二电流源的负极、并作为所述第二共源共栅输入单元的输出端。

16、可选的，所述放大模块包括第一放大单元、第二放大单元、第一电阻、第二电阻和第三电阻，所述第一放大单元的同相输入端连接所述第一共源共栅输入单元的输出端，所述第一放大单元的反相输入端分别连接至所述第一电阻的第一端和所述第二电阻的第一端，所述第一放大单元的输出端耦接至所述第二电阻的第二端，并作为所述放大模块的第一输出端，所述第二放大单元的同相输入端连接所述第二共源共栅输入单元的输出端，所述第二放大单元的反相输入端分别连接至所述第一电阻的第二端和所述第三电阻的第一端，所述第二放大单元的输出端耦接至所述第三电阻的第二端，并作为所述放大模块的第二输出端。

17、可选的，还包括多个串联在所述放大模块输出端的运算放大单元。

18、根据本发明的第二方面，包括本发明的第一方面及可选实施方案提供的差分放大电路。

19、根据本发明的第三方面，包括本发明的第二方面提供的电子电路。

20、与现有技术相比，本发明实施例提供的技术方案具有以下有益效果：

21、在本发明的技术方案中，通过在第一输入电压和放大模块之间设置第一共源共栅输入单元，通过在第二输入电压和放大模块之间设置第二共源共栅输入单元，以对第一输入电压和第二输入电压分别进行变压，使得到第三输入电压和第四输入电压均大于负电源电压和均小于正电源电压，以避免了现有技术中放大模块会因为第一输入电压和第二输入电压接近或等于正电源电压而输出饱和，或因为第一输入电压和第二输入电压接近或等于负电源电压而输出饱和，提高了第一输入电压和第二输出电压的输入范围。

22、进一步，若所述第一共源共栅输入单元对所述第一输入电压进行升压，则所述第一共源共栅输入单元还设有第一偏置子单元，以对所述第二pmos管进行衬底偏置，使所述第二pmos管的阈值电压大于所述第一pmos管的阈值电压，进而提高所述第一共源共栅输入单元的增益精度。若所述第一共源共栅输入单元对所述第一输入电压进行降压，则所述第一共源共栅输入单元还设有第三偏置子单元，以对所述第二nmos管进行衬底偏置，使所述第二nmos管的阈值电压大于所述第一nmos管的阈值电压，进而提高所述第一共源共栅输入单元的增益精度。

23、进一步，若所述第二共源共栅输入单元对所述第二输入电压进行升压，则所述第二共源共栅输入单元还设有第二偏置子单元，以对所述第四pmos管进行衬底偏置，使所述第四pmos管的阈值电压大于所述第三pmos管的阈值电压，进而提高所述第二共源共栅输入单元的增益精度。若所述第二共源共栅输入单元对所述第二输入电压进行降压，则所述第二共源共栅输入单元还设有第四偏置子单元，以对所述第四nmos管进行衬底偏置，使所述第四nmos管的阈值电压大于所述第三nmos管的阈值电压，进而提高所述第二共源共栅输入单元的增益精度。

24、进一步，所述放大模块的输出端还串联有多个运算放大单元，以提高所述差分放大电路的增益。

25、附图说明

26、下面结合附图和具体实施方式对本发明作进一步详细的说明。

27、图1是一种差分放大电路的实施例的电路结构图；

28、图2是另一种差分放大电路的实施例的电路结构图；

29、图3为本发明实施例提供的差分放大电路的模块结构图；

30、图4至图9是本发明实施例提供的差分放大电路在不同实施方式对应的电路结构图。