一种高速推挽输出电路的制作方法

本发明涉及集成电路，特别涉及一种高速推挽输出电路。

背景技术：

1、高速信号传输发射端的应用场景中，为了减少静态功耗往往采用推挽电路输出方式，由输入电压直接控制输出级的电压变化输出，但是输出级的电压跳变的起点和临近终点的时刻，往往会有很大的输出端、供电端、地端瞬间峰值电流的变化，造成自身等效阻抗变小；由于芯片封装连接线，都会难以避免在这些端口引入的电感，加上自身负载电容的影响下，就会引起整体模型的阻尼系数减少，欠阻尼状态下，系统响应会更加敏锐，造成输出波形过充和下溢的表现，影响整体的应用性能。

2、所以需要一种简单有效的方法，能够抑制输出波形在跳变时刻点的瞬时电流，并且不影响整体的输出延时和翻转阈值区间内的斜率变化指标。

技术实现思路

1、本发明的目的在于提供一种高速推挽输出电路，以解决背景技术中的问题。

2、为解决上述技术问题，本发明提供了一种高速推挽输出电路，包括输入级、输入缓冲级反馈单元、输出级反馈单元和输出级；

3、所述输入缓冲级反馈单元由两个相位相反的反馈信号控制，在输入电压vin发生上升或者下降跳变过程中，所述输入缓冲级反馈单元中串联支路的上拉和下拉的电流发生改变，使输出级看到的波形，在跳变起点和终点附近的变化速度减缓，平均整个跳变过程中的瞬间电流；

4、所述输出级反馈单元直接由输出级的输出构成负反馈信号控制，输出发生跳变过程中，直接负反馈控制输出级的减少瞬时电流，增加输出变化的导通时间，平均化整体电流；

5、所述输出级在跳变起点和终点过程分摊和减缓原本输出的瞬时电流，在阈值翻转点区域，保持同样的驱动能力，保证整体延迟速度的基础上，减少瞬间电流的峰值，并平均化，最终抑制输出的过冲和下溢表现。

6、在一种实施方式中，所述输入级包括pmos管m0、pmos管m1、nmos管m2、pmos管m3、nmos管m4；pmos管m0的源端接电压vdd，栅端接地，漏端接pmos管m1的源端，pmos管m1的漏端接nmos管m2的漏端，nmos管m2的源端接公共地vss；pmos管m3的源端接电压vdd，漏端接nmos管m4的漏端，nmos管m4的源端接公共地vss；pmos管m1的栅端、nmos管m2的栅端、pmos管m3的栅端、nmos管m4的栅端互联，并且均连接输入电压vin。

7、在一种实施方式中，所述输入缓冲级反馈单元包括nmos管mn2、mn3、mn4、mn5、m10、m12，pmos管mp2、mp3、mp4、mp5、m9、m11；pmos管m9的源端和pmos管mp2的源端均接电压vdd，pmos管m9的漏端接nmos管mn5的漏端，pmos管mp2的栅端接nmos管mn5的栅端，pmos管mp2的漏端接pmos管mp3的源端，pmos管mp3的漏端同时接nmos管mn4的漏端和nmos管mn5的漏端，nmos管mn4的源端接nmos管mn5的源端；nmos管mn5的源端和nmos管mn4的源端共同接nmos管m10的漏端，nmos管m10的栅端接输入电压vin，源端接公共地vss；pmos管m11的源端接电压vdd，栅端接输入电压vin，漏端同时接pmos管mp5的源端和pmos管mp4的源端，pmos管mp5的栅端接nmos管mn5的栅端，pmos管mp5的漏端接nmos管m12的漏端，nmos管m12的栅端接输入电压vin，源端接公共地vss；pmos管mp4的漏端接nmos管mn3的漏端，nmos管mn3的源端接nmos管mn2的漏端，nmos管mn2的源端接公共地vss；pmos管mp3的栅端、nmos管mn4的栅端、pmos管mp4的栅端、nmos管mn3的栅端互联。

8、在一种实施方式中，所述输出级反馈单元包括pmos管mp1、m5、nmos管mn1、m6；pmos管mp1的源端接电压vdd，漏端接pmos管m5的源端，pmos管m5的漏端接nmos管m6的漏端，nmos管m6的源端接nmos管mn1的漏端，nmos管mn1的源端接公共地vss；pmos管mp1的栅端和nmos管mn1的栅端互联；pmos管m5的栅端接pmos管m1的漏端，nmos管m6的栅端接nmos管m4的漏端。

9、在一种实施方式中，所述输出级包括pmos管m7、nmos管m8、pmos管m13、nmos管m14；pmos管m7的源端接电压vdd，漏端接nmos管m8的漏端，nmos管m8的源端接公共地vss；pmos管m13的源端接公共地vdd，漏端接nmos管m14的漏端，nmos管m14的源端接公共地vss；pmos管m7的栅端接pmos管m5的栅端，nmos管m8的栅端接nmos管m6的使能端，pmos管m13的栅端接nmos管mn5的漏端，nmos管m14的栅端接pmos管mp5的漏端。

10、在一种实施方式中，所述高速推挽输出电路还包括一个反相器，该反相器的输入端接在pmos管m13的漏端和nmos管m14的漏端之间，输出端同时接pmos管mp3的栅端、nmos管mn4的栅端、pmos管mp4的栅端、nmos管mn3的栅端。

11、本发明提供的一种高速推挽输出电路，利用负反馈思路，改进了推挽单元输出级，和输入缓冲级的电路设计；在满足原本的规格的基础上，抑制了输出电压跳变的起点和终点瞬间变化速度，从而减少了跳变内的瞬间峰值电流变化，使整体的电流消耗平均化，改善了由于封装中连接线电感的和电容模型的影响造成的自身输出波形的过冲和下溢表现，整体反馈思路改进架构简单直接，适用性广，能够根据不同的应用场景负载和封装模型，对应调整反馈和抑制比例，快速适配，得到整体平滑输出的表现。

技术特征：

1.一种高速推挽输出电路，其特征在于，包括输入级、输入缓冲级反馈单元、输出级反馈单元和输出级；

2.如权利要求1所述的高速推挽输出电路，其特征在于，所述输入级包括pmos管m0、pmos管m1、nmos管m2、pmos管m3、nmos管m4；pmos管m0的源端接电压vdd，栅端接地，漏端接pmos管m1的源端，pmos管m1的漏端接nmos管m2的漏端，nmos管m2的源端接公共地vss；pmos管m3的源端接电压vdd，漏端接nmos管m4的漏端，nmos管m4的源端接公共地vss；pmos管m1的栅端、nmos管m2的栅端、pmos管m3的栅端、nmos管m4的栅端互联，并且均连接输入电压vin。

3.如权利要求2所述的高速推挽输出电路，其特征在于，所述输入缓冲级反馈单元包括nmos管mn2、mn3、mn4、mn5、m10、m12，pmos管mp2、mp3、mp4、mp5、m9、m11；pmos管m9的源端和pmos管mp2的源端均接电压vdd，pmos管m9的漏端接nmos管mn5的漏端，pmos管mp2的栅端接nmos管mn5的栅端，pmos管mp2的漏端接pmos管mp3的源端，pmos管mp3的漏端同时接nmos管mn4的漏端和nmos管mn5的漏端，nmos管mn4的源端接nmos管mn5的源端；nmos管mn5的源端和nmos管mn4的源端共同接nmos管m10的漏端，nmos管m10的栅端接输入电压vin，源端接公共地vss；pmos管m11的源端接电压vdd，栅端接输入电压vin，漏端同时接pmos管mp5的源端和pmos管mp4的源端，pmos管mp5的栅端接nmos管mn5的栅端，pmos管mp5的漏端接nmos管m12的漏端，nmos管m12的栅端接输入电压vin，源端接公共地vss；pmos管mp4的漏端接nmos管mn3的漏端，nmos管mn3的源端接nmos管mn2的漏端，nmos管mn2的源端接公共地vss；pmos管mp3的栅端、nmos管mn4的栅端、pmos管mp4的栅端、nmos管mn3的栅端互联。

4.如权利要求3所述的高速推挽输出电路，其特征在于，所述输出级反馈单元包括pmos管mp1、m5、nmos管mn1、m6；pmos管mp1的源端接电压vdd，漏端接pmos管m5的源端，pmos管m5的漏端接nmos管m6的漏端，nmos管m6的源端接nmos管mn1的漏端，nmos管mn1的源端接公共地vss；pmos管mp1的栅端和nmos管mn1的栅端互联；pmos管m5的栅端接pmos管m1的漏端，nmos管m6的栅端接nmos管m4的漏端。

5.如权利要求4所述的高速推挽输出电路，其特征在于，所述输出级包括pmos管m7、nmos管m8、pmos管m13、nmos管m14；pmos管m7的源端接电压vdd，漏端接nmos管m8的漏端，nmos管m8的源端接公共地vss；pmos管m13的源端接公共地vdd，漏端接nmos管m14的漏端，nmos管m14的源端接公共地vss；pmos管m7的栅端接pmos管m5的栅端，nmos管m8的栅端接nmos管m6的使能端，pmos管m13的栅端接nmos管mn5的漏端，nmos管m14的栅端接pmos管mp5的漏端。

6.如权利要求5所述的高速推挽输出电路，其特征在于，所述高速推挽输出电路还包括一个反相器，该反相器的输入端接在pmos管m13的漏端和nmos管m14的漏端之间，输出端同时接pmos管mp3的栅端、nmos管mn4的栅端、pmos管mp4的栅端、nmos管mn3的栅端。

技术总结本发明公开一种高速推挽输出电路，属于集成电路领域，包括输入级、输入缓冲级反馈单元、输出级反馈单元和输出级；本发明利用负反馈思路，改进了推挽单元输出级，和输入缓冲级的电路设计；在满足原本的规格的基础上，抑制了输出电压跳变的起点和终点瞬间变化速度，从而减少了跳变内的瞬间峰值电流变化，使整体的电流消耗平均化，改善了由于封装中连接线电感的和电容模型的影响造成的自身输出波形的过冲和下溢表现，整体反馈思路改进架构简单直接，适用性广，能够根据不同的应用场景负载和封装模型，对应调整反馈和抑制比例，快速适配，得到整体平滑输出的表现。技术研发人员：程剑平受保护的技术使用者：上海芯炽科技集团有限公司技术研发日：技术公布日：2024/7/25