低功率高速缓存的制作方法

背景技术：

1、诸如膝上型计算机、笔记本计算机、智能手机、平板计算机等的计算机系统通常包含片上系统(soc)，该片上系统将计算机系统的许多部件集成在单个集成电路芯片上。例如，soc可以包括一个或多个中央处理单元(cpu)核心、图形控制器、与外部存储器部件接口的一个或多个存储器控制器，以及与芯片外输入/输出外围电路接口的输入/输出控制器。由于这些设备中的许多设备在由电池供电的便携式应用中工作，因此低功耗已成为这些soc的重要特征。

2、soc内的功能块通过广泛的内部总线相互交换数据。例如，cpu可以通过高速缓存请求存储在外部存储器中的数据，该高速缓存通过存储器控制器将数据带到芯片上，并且将数据转发到cpu，同时保存副本以供以后访问。这些访问通常在宽的内部总线上以多个周期发生。当soc在多个周期内在总线上传导数据时，平均而言，许多数据线切换逻辑状态，这重复地存储和放电高电容总线并增加功耗。此外，因为这些信号线大约同时切换逻辑状态，所以它们会引起电源和地弹跳，这可能会对soc中的相邻信号线和电路造成毛刺、噪声、信号偏斜和其他不期望的影响。

技术实现思路

技术特征：

1.一种高速缓存，所述高速缓存包括：

2.根据权利要求1所述的高速缓存，其中所述高速缓存控制器包括：

3.根据权利要求2所述的高速缓存，其中：

4.根据权利要求3所述的高速缓存，其中所述数据评估电路还：

5.根据权利要求3所述的高速缓存，其中：

6.根据权利要求1所述的高速缓存，所述高速缓存还包括：

7.一种数据处理系统，所述数据处理系统包括：

8.根据权利要求7所述的数据处理系统，其中所述高速缓存控制器包括：

9.根据权利要求8所述的数据处理系统，其中：

10.根据权利要求9所述的数据处理系统，其中所述数据评估电路还包括：

11.根据权利要求9所述的数据处理系统，其中：

12.根据权利要求7所述的数据处理系统，其中：

13.根据权利要求12所述的数据处理系统，其中所述较低级的存储器系统包括：

14.根据权利要求7所述的数据处理系统，其中所述数据织构使用所述多个存储器访问请求器中的每个存储器访问请求器与所述多个存储器访问响应器中的每个存储器访问响应器之间的交叉开关来建立虚拟连接。

15.根据权利要求7所述的数据处理系统，其中所述多个存储器访问请求器包括各自具有至少一个高速缓存的多个中央处理单元核心，并且其中所述高速缓存是高速缓存层次结构的末级高速缓存(llc)。

16.一种降低具有高速缓存的数据处理系统的能耗的方法，所述方法包括：

17.根据权利要求16所述的方法，所述方法还包括：

18.根据权利要求16所述的方法，所述方法还包括：

19.根据权利要求16所述的方法，所述方法还包括：

20.根据权利要求16所述的方法，所述方法还包括：

技术总结一种高速缓存包括上行端口、用于存储高速缓存行的高速缓存存储器以及高速缓存控制器，每个高速缓存行具有行宽。该高速缓存控制器耦接到该上行端口和该高速缓存存储器。该上行端口传送具有小于该行宽的传送宽度的数据字。响应于高速缓存行填充，该高速缓存控制器选择性地确定用于具有该传送宽度的数据字序列的数据总线反转信息，并且将该数据总线反转信息连同用于该高速缓存行填充的选择的反转数据字存储在该高速缓存存储器中。技术研发人员：维德希亚纳坦·卡利亚纳孙达拉姆,约翰·吴,金坦·S·帕特尔受保护的技术使用者：超威半导体公司技术研发日：技术公布日：2024/8/1