控制数据处理电路、源极驱动器和显示面板的制作方法

本申请涉及显示控制，具体涉及一种控制数据处理电路、源极驱动器和显示面板。

背景技术：

1、源极驱动器，也称为列驱动器，在液晶显示驱动电路中扮演着重要角色。源极驱动器可以包括时钟产生电路、差分放大器、数据寄存器、数据锁存器、数模转换器（dac）和输出电路等组件，其可以通过上述各部分组件相互协助，根据接收的时钟信号对各个子像素的控制数据进行时序处理，将处理后的控制数据提供对应子像素，以使对应子像素所在的显示面板响应对应显示需求。发明人对源极驱动器的工作过程进行研究发现，在源极驱动器将控制数据提供至对应子像素，使子像素所在的显示面板响应显示需求的过程中，容易发生电磁干扰。

技术实现思路

1、鉴于此，本申请提供一种控制数据处理电路、源极驱动器和显示面板，以解决源极驱动器将控制数据提供至对应子像素，使子像素所在的显示面板响应显示需求的过程中，容易发生电磁干扰的问题。

2、本申请提供一种控制数据处理电路，所述控制数据处理电路包括时钟变换模块、时序控制模块和数据变换模块；

3、所述时钟变换模块用于对各个子像素的初始时钟进行转换处理，得到控制时钟，以使各个子像素对应的控制时钟分别与相邻行子像素对应的控制时钟和相邻列子像素对应的控制时钟的状态变化时间错开；

4、所述时序控制模块用于根据所述控制时钟对第一数据进行时序处理，向所述数据变换模块输出第二数据；

5、所述数据变换模块用于对各个子像素的第二数据进行转换处理，得到第三数据，以使各个子像素对应的第三数据分别与相邻行子像素对应的第三数据和相邻列子像素对应的第三数据的状态变化时间错开。

6、可选地，所述时钟变换模块包括第一逻辑处理单元和时钟提供单元；所述第一逻辑处理单元用于接入表征源极驱动器序号的驱动器信息和表征子像素所在行序号的行信息，对所述驱动器信息和所述行信息进行逻辑处理，输出第一控制信号，所述第一控制信号用于控制所述时钟提供单元依次输出各个时钟通道提供的时钟；所述时钟提供单元包括多个时钟通道和控制端，各个所述时钟通道分别用于接入初始时钟，对所述初始时钟进行缓冲处理，得到状态变化时间互不相同的控制时钟，所述控制端用于接入所述第一控制信号，以依次输出各个所述时钟通道的控制时钟。

7、可选地，所述第一逻辑处理单元包括第一异或门；所述第一异或门的第一输入端用于接入所述驱动器信息，第二输入端用于接入所述行信息，输出端用于输出所述第一控制信号。

8、可选地，所述时钟提供单元还包括第一多路选择器，所述第一多路选择器的每个输入端分别连接一个所述时钟通道的输出端，控制端用于接入所述第一控制信号，输出端用于输出对应的所述时钟信号。

9、可选地，所述时钟通道包括串联的至少一个缓冲器，各个所述时钟通道中的缓冲器数量互不相同。

10、可选地，所述第二数据包括多个子像素分别对应的多个数据控制位；所述数据变换模块包括各个所述数据控制位分别对应的数据转换单元，各个所述数据转换单元均包括多个数据通道，所述数据通道用于对接入的数据控制位进行缓冲时间互不相同的缓冲处理，以分别输出相邻行、相邻列状态变化时间相互错开的数据控制位。

11、可选地，所述数据变换模块还包括第二逻辑处理单元；所述第二逻辑处理单元用于接入表征源极驱动器序号的驱动器信息和表征子像素所在行序号的行信息，对所述驱动器信息和所述行信息进行逻辑处理，得到第二控制信号，并分别向各个所述数据转换单元输出所述第二控制信号；所述第二控制信号用于控制所述数据转换单元依次输出各个数据通道提供的数据控制位。

12、可选地，所述第二逻辑处理单元包括第二异或门；所述第二异或门的第一输入端用于接入所述驱动器信息，第二输入端用于接入所述行信息，输出端用于输出所述第二控制信号。

13、可选地，所述数据转换单元还包括第二多路选择器，所述第二多路选择器的每个输入端分别连接一个所述数据通道的输出端，控制端用于接入所述第二控制信号，输出端用于输出对应的数据控制位。

14、可选地，所述数据通道包括串联的至少一个缓冲器，每个所述数据转换单元中各所述数据通道的缓冲器数量互不相同。

15、本申请还提供一种源极驱动器，所述源极驱动器包括上述任一种控制数据处理电路。

16、本申请还提供一种显示面板，所述显示面板包括多个上述任一种源极驱动器。

17、本申请上述控制数据处理电路、源极驱动器和显示面板，时钟变换模块可以对各个子像素的初始时钟进行转换处理，使各个子像素对应的控制时钟分别与相邻行子像素对应的控制时钟和相邻列子像素对应的控制时钟的状态变化时间错开，能够避免相邻行子像素对应的控制时钟同时出现状态变化，并避免相邻列子像素对应的控制时钟同时出现状态变化，从而可以弱化后续依据控制时钟对相关控制数据进行处理过程中的电磁干扰，时序控制模块可以根据控制时钟对第一数据进行时序处理和/或逻辑处理，以使后续相关数据处理过程更为稳定有序，数据变换模块可以对各个子像素的第二数据进行转换处理，以使各个子像素对应的第三数据分别与相邻行子像素对应的第三数据和相邻列子像素对应的第三数据的状态变化时间错开，以避免处理相邻行子像素对应的第三数据同时出现状态变化，并避免处理相邻列子像素对应的第三数据同时出现状态变化，避免在控制面板依据第三数据进行显示时出现相邻子像素同时发生状态变化的状况，从而可以尽可能避免发生电磁干扰；可见上述控制数据处理电路可以从多方面降低电磁干扰。

技术特征：

1.一种控制数据处理电路，其特征在于，所述控制数据处理电路包括时钟变换模块、时序控制模块和数据变换模块；

2.根据权利要求1所述的控制数据处理电路，其特征在于，所述时钟变换模块包括第一逻辑处理单元和时钟提供单元；

3.根据权利要求2所述的控制数据处理电路，其特征在于，所述第一逻辑处理单元包括第一异或门；所述第一异或门的第一输入端用于接入所述驱动器信息，第二输入端用于接入所述行信息，输出端用于输出所述第一控制信号；

4.根据权利要求2所述的控制数据处理电路，其特征在于，所述时钟通道包括串联的至少一个缓冲器，各个所述时钟通道中的缓冲器数量互不相同。

5.根据权利要求1所述的控制数据处理电路，其特征在于，所述第二数据包括多个子像素分别对应的多个数据控制位；

6.根据权利要求5所述的控制数据处理电路，其特征在于，所述数据变换模块还包括第二逻辑处理单元；

7.根据权利要求6所述的控制数据处理电路，其特征在于，所述第二逻辑处理单元包括第二异或门；所述第二异或门的第一输入端用于接入所述驱动器信息，第二输入端用于接入所述行信息，输出端用于输出所述第二控制信号；

8.根据权利要求5所述的控制数据处理电路，其特征在于，所述数据通道包括串联的至少一个缓冲器，每个所述数据转换单元中各所述数据通道的缓冲器数量互不相同。

9.一种源极驱动器，其特征在于，所述源极驱动器包括权利要求1至8任一项所述的控制数据处理电路。

10.一种显示面板，其特征在于，所述显示面板包括多个权利要求9所述的源极驱动器。

技术总结本申请公开一种控制数据处理电路、源极驱动器和显示面板，控制数据处理电路包括时钟变换模块、时序控制模块和数据变换模块；时钟变换模块用于对各个子像素的初始时钟进行转换处理，得到控制时钟，以使各个子像素对应的控制时钟分别与相邻行子像素对应的控制时钟和相邻列子像素对应的控制时钟的状态变化时间错开；时序控制模块用于根据控制时钟对第一数据进行时序处理，向数据变换模块输出第二数据；数据变换模块用于对各个子像素的第二数据进行转换处理，得到第三数据，以使各个子像素对应的第三数据分别与相邻行子像素对应的第三数据和相邻列子像素对应的第三数据的状态变化时间错开。本申请可以从多方面降低电磁干扰。技术研发人员：何俊谚,张一帆受保护的技术使用者：深圳通锐微电子技术有限公司技术研发日：技术公布日：2024/9/17