软启动电路的制作方法

本发明属于集成电路，具体涉及一种软启动电路。

背景技术：

1、dc-dc开关电源在启动过程中，会产生比较大的浪涌电流和过冲电压，可能会损坏功率管甚至烧毁芯片，进而导致整个dc-dc电源系统瘫痪。所以需要在控制芯片的设计中加入软启动电路，抑制开关电源启动过程中的浪涌电流和过冲电压。现有的软启动方案通常采用na级别的电流源对大电容进行充电，过小的电流很容易受到温度、工艺等方面的影响，导致软启动时间出现很大的偏差，而大电容则增加了芯片的面积。因此有部分方案通过固定占空比的时钟信号控制电流源对电容的充电时机，使得软启动电压阶梯式上升以解决上述问题。

2、图1所示的软启动电路中，当使能信号en_ss_n为低电平时，软启动电路开始工作。第一时钟信号clk为具有一定占空比的周期信号，其幅值为0～vdd，第二时钟信号clk_n是第一时钟信号clk的反相信号。当第一时钟信号clk为低电平时，开关管mp2开启，电流源i1对电容css的第一端充电。当第一时钟信号clk为高电平即第二时钟信号clk_n为低电平时，开关管mp2关断，电容css两端的电压维持不变，开关管mp1开启，节点d1处的电压vd1因为开关管mp1的开启而被维持在开关管mp1的阈值电压vth附近(约为0.7v，若考虑体效应，vth值会大一些)。待下一周期的第一时钟信号clk的低电平到来时，电流源i1继续对电容css充电，如此不断重复，电容css的第一端电压vss呈阶梯式上升，直到电压vss达到其阈值电压vss(th)，软启动阶段结束。

3、但是在不考虑体效应的情况下，电压vd1仅为0.7v，如果电压vss高于电压vd1，当第一时钟信号clk为低电平，开关管mp2开启时，由于此时开关管mp2工作于线性区，节点d1的寄生电容cd1和电容css会产生电荷分享。每次电荷分享使得电压vss均会下降一个△vss，且△vss＝△vd1*cd1/css。电压vss越高，△vss越大。以寄生电容cd1＝10ff，电容css＝10pf，电压vd1＝0.7v，电压vss＝2.7v为例，△vss＝2mv，但是每次充电时，电压vss增加仅几个mv，例如为4mv，则在电荷分享的影响下，电压vss每个周期增加的电压由原来的4mv下降到2mv，软启动时间比设计值大了将近一倍。要改善上述问题，只能将vss(th)的值设计在开关管mp1的阈值电压vth之下，使开关管mp1和mp2在开启时工作于饱和区，但这就很大程度限制了阈值电压vss(th)，从而导致为了达到相同的软启动时间，只能通过减小电流源i1提供的电流或者增大电容css，而这又会带来软启动时间不准和芯片成本增加的问题。并且由于时钟馈通效应，第一时钟信号clk的变化也会通过开关管mp2的寄生电容cgd影响电压vss，导致软启动时间不准。

4、公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

技术实现思路

1、本发明的目的在于提供一种软启动电路，其能够解决现有软启动电路的软启动时间不准问题。

2、为了实现上述目的，本发明一具体实施例提供了一种软启动电路，包括：电容、充放电单元、旁路单元和控制模块；所述充放电单元与电容相连，所述充放电单元包括第一开关管，所述充放电单元基于第一开关管的控制给电容充电；所述旁路单元包括第二开关管，所述第二开关管的第一端与第一开关管的第一端相连并形成连接节点，所述旁路单元基于第二开关管的控制阻断对电容的充电；所述控制模块与第一开关管的控制端和第二开关管的控制端相连，所述控制模块用于产生第一控制信号和第二控制信号以控制第一开关管和第二开关管交替开启、并基于第一控制信号或第二控制信号调节连接节点上的电压。

3、在本发明的一个或多个实施例中，所述控制模块包括第一控制电路和第二控制电路，所述第一控制电路与第一开关管的控制端相连，所述第一控制电路用于基于第一时钟信号的控制产生第一控制信号，所述第二控制电路与第二开关管的控制端相连，所述第二控制电路用于基于第二时钟信号的控制产生第二控制信号。

4、在本发明的一个或多个实施例中，所述第一控制电路包括第一电流源和第三开关管，所述第一电流源的第一端与电源电压相连，所述第一电流源的第二端、第三开关管的第一端与第一开关管的控制端相连，所述第三开关管的控制端用于接收第一时钟信号，所述第三开关管的第二端与地电压相连；

5、所述第二控制电路包括第二电流源和第四开关管，所述第二电流源的第一端与电源电压相连，所述第二电流源的第二端、第四开关管的第一端与第二开关管的控制端相连，所述第四开关管的控制端用于接收第二时钟信号，所述第四开关管的第二端与地电压相连。

6、在本发明的一个或多个实施例中，所述第一控制电路还包括第一偏置单元，所述第一偏置单元的第一端与第三开关管的第二端相连以产生第一偏置电压，所述第一偏置单元的第二端与地电压相连；

7、所述第二控制电路还包括第二偏置单元，所述第二偏置单元的第一端与第四开关管的第二端相连以产生第二偏置电压，所述第二偏置单元的第二端与地电压相连。

8、在本发明的一个或多个实施例中，所述第一偏置单元包括一个或多个第一晶体管、或者第一偏置单元包括一个或多个第一二极管，所述第一晶体管的控制端与第一晶体管的第二端相连，多个所述第一晶体管依次串联且一端与第三开关管的第二端相连、另一端与地电压相连；多个所述第一二极管依次串联且一端与第三开关管的第二端相连、另一端与地电压相连；

9、所述第二偏置单元包括一个或多个第二晶体管、或者第二偏置单元包括一个或多个第二二极管，所述第二晶体管的控制端与第二晶体管的第二端相连，所述多个第二晶体管依次串联且一端与第四开关管的第二端相连，另一端与地电压相连；多个所述第二二极管依次串联且一端与第四开关管的第二端相连、另一端与地电压相连。

10、在本发明的一个或多个实施例中，所述第一控制电路还包括第五开关管，所述第五开关管的第一端与电源电压相连，所述第五开关管的第二端与第一开关管的控制端相连，所述第五开关管的控制端用于接收第二时钟信号；

11、第二控制电路还包括第六开关管，所述第六开关管的第一端与电源电压相连，所述第六开关管的第二端与第二开关管的控制端相连，所述第六开关管的控制端用于接收第一时钟信号。

12、在本发明的一个或多个实施例中，所述第一时钟信号和第二时钟信号互不交叠。

13、在本发明的一个或多个实施例中，所述充放电单元还包括第三电流源和第七开关管，所述第三电流源的第一端与电源电压相连，所述第三电流源的第二端与第一开关管的第一端相连，所述第一开关管的第二端与电容的第一端相连，所述第七开关管的第一端与地电压相连，所述第七开关管的第二端与电容的第一端相连，所述第七开关管的控制端用于接收第一使能信号。

14、在本发明的一个或多个实施例中，所述充放电单元还包括第八开关管，所述第八开关管的第一端、第八开关管的第二端与电容的第一端相连，所述第八开关管的控制端用于接收第二使能信号，所述第一使能信号与第二使能信号互不交叠。

15、在本发明的一个或多个实施例中，所述充放电单元还包括第九开关管，所述第九开关管的第一端、第九开关管的第二端均与电容的第一端相连，所述第九开关管的控制端与第二开关管的控制端相连。

16、在本发明的一个或多个实施例中，所述旁路单元还包括电阻，所述电阻的第一端与第二开关管的第二端相连，所述电阻的第二端与地电压相连。

17、与现有技术相比，本发明的软启动电路，通过控制模块提升第一开关管和第二开关管开启时的栅极电压，从而提高了连接节点的电压值，极大地增加了软启动电压的阈值上限，避免了软启动电压过高时由于寄生电容和充电电容的电荷分享导致软启动时间不准，还能够在时钟信号变化时维持该电压的稳定。通过增加第八开关管和第九开关管作为dummy管，消除时钟馈通效应对软启动电压的影响，进一步提高软启动时间的准确性。