显示设备的制作方法

显示设备
1.本技术要求于2020年8月10日在韩国知识产权局提交的第10-2020-0099939号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
2.一个或更多个实施例涉及一种显示设备，该显示设备包括具有改善的特性并包含薄膜晶体管的电路。


背景技术：

3.随着显示技术的领域的快速发展，已经引入了具有优异特性的各种显示设备。这种特性包括减小的厚度、更轻的重量和低功耗。在显示设备之中，具体地，有机发光显示设备不仅由于宽视角和优异的对比度而且由于快速响应速度而作为下一代显示设备受到关注。
4.这种显示设备可以包括薄膜晶体管(tft)、电容器等作为驱动电路。薄膜晶体管可以包括有源层和栅电极，有源层包括沟道区、源区和漏区，栅电极通过栅极绝缘层与有源层电绝缘。通常，薄膜晶体管的有源层可以包括非晶硅或多晶硅。
5.将理解的是，该背景技术部分部分地旨在提供用于理解技术的有用的背景。然而，该背景技术部分还可以包括想法、概念或认识，所述想法、概念或认识不是在这里公开的主题的对应有效提交日期之前相关领域技术人员已知或理解的内容的部分。


技术实现要素：

6.在薄膜晶体管的有源层包括非晶硅的情况下，由于电荷的低迁移率，可能难以实现以高速操作的驱动电路。此外，在有源层包括多晶硅的情况下，可以提高电荷的迁移率，但是由于薄膜晶体管的阈值电压(vth)可能不均匀，因此可能存在需要添加单独的补偿电路的问题。
7.一个或更多个实施例可以提供一种显示设备，该显示设备包括具有改善的特性并包含薄膜晶体管的电路。然而，应当理解的是，这里描述的实施例应当仅以描述性含义来考虑，而不是出于对实施例的限制。
8.附加方面将在下面的描述中被阐述，并且部分地将通过描述而明显，或者可以通过呈现的实施例的实践而获知。
9.根据一个或更多个实施例，显示设备可以包括：第一层间绝缘层，布置在基底上；第一半导体层，布置在第一层间绝缘层上，并且包括氧化物半导体材料；第一栅电极，布置在第一半导体层上；第二层间绝缘层，布置在第一栅电极上；以及第一电极层，布置在第二层间绝缘层上，并且通过穿透第二层间绝缘层的第一接触孔电连接到第一半导体层，其中，第一半导体层可以包括与第一接触孔对应的开口，并且第一电极层可以与开口的内表面接触。
10.基底的上表面与开口的内表面之间的角度可以为约30
°
或更大。
11.氧化物半导体材料可以是非晶氧化物半导体材料。
12.第一电极层可以与第一层间绝缘层的通过开口暴露的至少一部分接触。
13.第一层间绝缘层可以包括对应于开口的槽。
14.第一接触孔的内表面的斜率和槽的内表面的斜率可以比开口的内表面的斜率陡。
15.第一接触孔的内表面的斜率可以比开口的内表面的斜率陡。
16.开口的内表面可以包括具有不同角度的至少两个表面。
17.开口的内表面可以包括具有不同角度的第一表面和第二表面，第一表面可以具有比第二表面的表面积大的表面积，并且第一表面与基底的上表面之间的角度可以为约30
°
或更大。
18.金属氧化物层可以设置在开口的内表面的第二表面与第一电极层之间的至少一部分上。
19.第一半导体层可以包括与金属氧化物层接触的部分，第一半导体层的所述部分可以包括：上层部分，包括结晶金属氧化物；以及下层部分，包括非晶氧化物半导体材料。
20.第一电极层可以包括：第一金属层和第三金属层，包括相同的材料；以及第二金属层，位于第一金属层与第三金属层之间，第二金属层包括与第一金属层的材料和第三金属层的材料不同的材料，其中，第一金属层的厚度和第三金属层的厚度可以小于第二金属层的厚度，并且金属氧化物层的厚度可以小于第一金属层的厚度和第三金属层的厚度。
21.第一表面可以延伸到第一接触孔的内表面，并且由第二表面形成的角度可以小于由第一表面形成的角度。
22.第二表面与基底的上表面之间的角度可以为约30
°
或更小。
23.显示设备可以包括设置在第一层间绝缘层的边缘部分处的谷部，其中，谷部可以在基底的方向上凹进，并且第一层间绝缘层的所述边缘部分可以通过开口暴露。
24.从开口的内表面延伸的谷部的内表面的斜率可以比开口的内表面的斜率陡。
25.第一电极层可以包括：第一金属层和第三金属层，包括相同的材料；以及第二金属层，位于第一金属层与第三金属层之间，第二金属层包括与第一金属层的材料和第三金属层的材料不同的材料，并且第一金属层可以沿着谷部的内表面布置。
26.第二金属层的至少一部分可以设置在谷部中。
27.显示设备还可以包括：第二半导体层，布置在第一层间绝缘层上，并且包括氧化物半导体材料；第二栅电极，布置在第二半导体层上；以及第二电极层，布置在第二层间绝缘层上，并且通过穿透第二层间绝缘层的第二接触孔电连接到第二半导体层的接触部分，其中，第二半导体层的接触部分可以包括：上层部分，包括结晶金属氧化物；以及下层部分，包括非晶氧化物半导体材料。
28.显示设备还可以包括位于第二半导体层的接触部分与第二电极层之间的金属氧化物层。
29.通过以下描述、附图和权利要求，公开的某些实施例的以上和其他方面、特征及优点将更加明显。
附图说明
30.通过以下结合附图进行的描述，某些实施例的以上和其他方面、特征及优点将更
加明显，在附图中：
31.图1是根据实施例的显示设备的一部分的示意性平面图；
32.图2是根据实施例的包括在显示设备中的像素的等效电路图；
33.图3是根据实施例的包括在显示设备中的薄膜晶体管的示意性剖视图；
34.图4是根据实施例的薄膜晶体管的一部分的示意性剖视图；
35.图5是图4的区域a的放大示意性剖视图；
36.图6是根据实施例的薄膜晶体管的一部分的示意性剖视图；
37.图7是图6的区域b的放大示意性剖视图；
38.图8是根据实施例的薄膜晶体管的一部分的示意性剖视图；
39.图9是图8的区域c的放大示意性剖视图；
40.图10a和图10b是示出用于实现图8和图9的实施例的制造工艺的示意性剖视图；
41.图11是根据实施例的薄膜晶体管的一部分的示意性剖视图；
42.图12是图11的区域d的放大示意性剖视图；
43.图13是根据实施例的薄膜晶体管的一部分的示意性剖视图；
44.图14是图12的区域e的放大示意性剖视图；
45.图15是根据实施例的薄膜晶体管的示意性剖视图；
46.图16是图15的区域f的放大示意性剖视图；以及
47.图17是根据实施例的显示设备的一部分的示意性剖视图。
具体实施方式
48.现在将详细参照实施例，实施例的示例示出在附图中，其中，同样的附图标记始终表示同样的元件。在这方面，实施例可以具有不同的形式，并且不应被解释为限于在此所阐述的描述。因此，下面仅通过参照附图来描述实施例，以解释描述的方面。如在此使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。例如，表述“a和/或b”表示仅a、仅b或者a和b两者。表述“a和b中的至少一个(种/者)”表示仅a、仅b或者a和b两者。
49.术语“和”和“或”可以以结合或分离的意义使用，并且通常应被解释为“和/或”。在整个公开中，表述“a、b和c中的至少一个(种/者)”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c中的全部或其变型。
50.因为可以施加各种修改并且可以实现一个或更多个实施例，因此将在附图中示出并且在具体实施方式中详细描述具体的实施例。通过下面结合附图详细描述的实施例，实施例的效果和特征以及用于实现它们的方法将变得更加明显。然而，实施例可以具有不同的形式，并且不应被解释为限于在此阐述的描述。
51.将理解的是，尽管这里可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。
52.如这里使用的，除非上下文另外清楚地指出，否则单数形式“一”、“一个(种/者)”和“所述(该)”也意图包括复数形式。
53.将理解的是，这里使用的诸如“包括”、“包含”和“具有”的术语说明存在所陈述的特征或元件，但是不排除存在或附加一个或更多个其他特征或元件。
54.将理解的是，当层、区域或元件被称为“在”另一层、区域或元件“上”时，该层、区域或元件可以“直接在”所述另一层、区域或元件“上”，或者可以“间接在”所述另一层、区域或元件“上”且具有一个或更多个中间层、区域或元件位于其间。
55.在下面的实施例中，将理解的是，当层、区域或元件被称为“连接到”或“结合到”另一层、区域或元件时，该层、区域或元件可以直接或间接地连接或结合到所述另一层、区域或元件。例如，可以存在中间层、区域或元件。例如，当层、区域或元件被称为电连接到另一层、区域或元件时，该层、区域或元件可以直接电连接到所述另一层、区域或元件，或者经由中间层、区域或元件间接电连接到所述另一层、区域或元件。
56.x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以以更广泛的意义来解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
57.当可以不同地实施某个实施例时，可以与所描述的顺序不同地执行特定工艺顺序。例如，可以基本上同时执行或者以与所描述的顺序相反的顺序执行两个连续描述的工艺。
58.为了便于解释，可以夸大或缩小附图中的元件的尺寸。例如，由于为了便于解释而任意地示出了附图中的元件的尺寸和厚度，因此下面的实施例不限于此。
59.术语“叠置”可以包括层叠、堆叠、面或面对、在上方延伸、在下方延伸、覆盖或部分覆盖或者如本领域普通技术人员将认识和理解的任何其他合适的术语。短语“不叠置”可以包括分开或远离或偏离以及如本领域普通技术人员将认识和理解的任何其他合适的等同物。
60.考虑到所讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)，如这里使用的诸如“大约(约)”、“近似”和“基本上(基本)”的术语包括所陈述的值，并表示在如由本领域普通技术人员所确定的特定值的可接受的偏差范围内。例如，“大约(约)”可以表示在一个或更多个标准偏差内，或者在所陈述的值的例如
±
30％、
±
20％或
±
5％内。
61.除非另有定义或暗示，否则这里所使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员所通常理解的含义相同的含义。还将理解的是，术语(诸如通用字典中定义的术语)应该被解释为具有与其在相关领域的背景中的含义一致的含义，并且不将以理想化或过于形式化的含义来解释，除非在说明书中清楚地定义。
62.图1是根据实施例的显示设备1的一部分的示意性平面图。
63.参照图1，显示设备1可以包括显示区域da和显示区域da外部的外围区域nda。均包括显示元件的像素p可以布置(设置)在显示区域da中，并且显示设备1可以通过使用从布置在显示区域da中的像素p发射的光来提供图像。外围区域nda可以是其中可以不布置显示元件的非显示区域，并且显示区域da可以完全被外围区域nda围绕。
64.尽管图1示出了包括平坦显示表面的显示设备1，但是实施例不限于此。在另一实施例中，显示设备1可以包括弯曲显示表面的三维显示表面。
65.在显示设备1包括三维显示表面的情况下，显示设备1包括指示不同方向的显示区域，并且可以包括例如多边形柱状显示表面。在另一实施例中，在显示设备1包括弯曲显示表面的情况下，显示设备1可以以各种形式(诸如柔性、可折叠或可卷曲的显示设备)实现。
66.图1示出了可以应用于移动电话终端的显示设备1。尽管未示出，但是安装在主板上的电子模块、相机模块或电力模块可以与显示设备1一起布置在支架/壳体中，以构成移
动电话终端。根据实施例的显示设备1可以应用于诸如电视和监视器的大型电子设备以及诸如平板电脑、汽车导航系统、游戏控制台和智能手表的中小型电子设备。
67.尽管在图1中示出了显示设备1的显示区域da的拐角部分具有圆角矩形形状，但是在另一实施例中，显示区域da可以具有圆形形状、椭圆形形状或诸如三角形或五边形的多边形形状。
68.在下文中，尽管有机发光显示设备被描述为根据实施例的显示设备1的示例，但是显示设备1不限于此。在另一实施例中，显示设备1可以是无机发光显示器、无机电致发光(el)显示器或量子点发光显示器。例如，设置在显示设备1中的显示元件的发射层可以包括有机材料、无机材料、量子点、有机材料和量子点或者无机材料和量子点。
69.图2是根据实施例的包括在显示设备1(见图1)中的像素p的等效电路图。
70.参照图2，像素p可以包括像素电路pc和电连接到像素电路pc的有机发光二极管oled。
71.作为示例，如图2中所示，像素电路pc可以包括薄膜晶体管t1、t2、t3、t4、t5、t6和t7以及存储电容器cst。薄膜晶体管t1至t7和存储电容器cst可以电连接到信号线sl1、sl2、slp、sln、el和dl、初始化电压线vil和驱动电压线pl。在实施例中，信号线sl1、sl2、slp、sln、el和dl、初始化电压线vil和驱动电压线pl中的至少一条可以由相邻像素p共用。
72.薄膜晶体管t1至t7可以包括驱动薄膜晶体管t1、开关薄膜晶体管t2、补偿薄膜晶体管t3、第一初始化薄膜晶体管t4、操作控制薄膜晶体管t5、发射控制薄膜晶体管t6和第二初始化薄膜晶体管t7。
73.薄膜晶体管t1至t7中的一些薄膜晶体管可以均包括n沟道金属氧化物半导体场效应晶体管(mosfet)(nmos)，并且薄膜晶体管t1至t7中的其他薄膜晶体管可以均包括p沟道mosfet(pmos)。
74.在实施例中，薄膜晶体管t1至t7之中的补偿薄膜晶体管t3和第一初始化薄膜晶体管t4可以均包括nmos，并且薄膜晶体管t1至t7之中的其他薄膜晶体管可以均包括pmos。
75.在另一实施例中，薄膜晶体管t1至t7之中的补偿薄膜晶体管t3、第一初始化薄膜晶体管t4和第二初始化薄膜晶体管t7可以均包括nmos，并且薄膜晶体管t1至t7之中的其他薄膜晶体管可以均包括pmos。在其他实施例中，薄膜晶体管t1至t7之中的仅一个薄膜晶体管可以包括nmos，并且薄膜晶体管t1至t7之中的其他薄膜晶体管可以均包括pmos。在其他实施例中，薄膜晶体管t1至t7中的全部可以均包括nmos。
76.信号线可以包括传输第一扫描信号sn的第一扫描线sl1、传输第二扫描信号sn'的第二扫描线sl2、将前一扫描信号sn-1传输到第一初始化薄膜晶体管t4的前一扫描线slp、将发射控制信号en传输到操作控制薄膜晶体管t5和发射控制薄膜晶体管t6的发射控制线el、将下一扫描信号sn 1传输到第二初始化薄膜晶体管t7的下一扫描线sln以及与第一扫描线sl1交叉并传输数据信号dm的数据线dl。
77.驱动电压线pl可以被构造为将驱动电压elvdd传输到驱动薄膜晶体管t1，并且初始化电压线vil可以被构造为传输初始化电压vint，初始化电压vint使驱动薄膜晶体管t1和有机发光二极管oled的像素电极初始化。
78.驱动薄膜晶体管t1的驱动栅电极可以电连接到存储电容器cst，驱动薄膜晶体管t1的驱动源区可以经由操作控制薄膜晶体管t5电连接到驱动电压线pl，并且驱动薄膜晶体
管t1的驱动漏区可以经由发射控制薄膜晶体管t6电连接到有机发光二极管oled的像素电极。驱动薄膜晶体管t1可以根据开关薄膜晶体管t2的开关操作接收数据信号dm，并将驱动电流i
oled
供应到有机发光二极管oled。
79.开关薄膜晶体管t2的开关栅电极可以电连接到第一扫描线sl1，开关薄膜晶体管t2的开关源区可以电连接到数据线dl，并且开关薄膜晶体管t2的开关漏区可以电连接到驱动薄膜晶体管t1的驱动源区，并且经由操作控制薄膜晶体管t5电连接到驱动电压线pl。开关薄膜晶体管t2可以响应于通过第一扫描线sl1传输的第一扫描信号sn而导通，并且执行将通过数据线dl传输的数据信号dm传输到驱动薄膜晶体管t1的驱动源区的开关操作。
80.补偿薄膜晶体管t3的补偿栅电极可以电连接到第二扫描线sl2。补偿薄膜晶体管t3的补偿漏区可以电连接到驱动薄膜晶体管t1的驱动漏区，并且经由发射控制薄膜晶体管t6电连接到有机发光二极管oled的像素电极。补偿薄膜晶体管t3的补偿源区可以电连接到存储电容器cst的第一电极ce1和驱动薄膜晶体管t1的驱动栅电极。此外，补偿源区可以电连接到第一初始化薄膜晶体管t4的第一初始化漏区。
81.补偿薄膜晶体管t3可以响应于通过第二扫描线sl2传输的第二扫描信号sn'而导通，并且将驱动薄膜晶体管t1的驱动栅电极和驱动漏区彼此电连接，以使驱动薄膜晶体管t1二极管连接。
82.第一初始化薄膜晶体管t4的第一初始化栅电极可以电连接到前一扫描线slp。第一初始化薄膜晶体管t4的第一初始化源区可以电连接到第二初始化薄膜晶体管t7的第二初始化源区和初始化电压线vil。第一初始化薄膜晶体管t4的第一初始化漏区可以电连接到存储电容器cst的第一电极ce1、补偿薄膜晶体管t3的补偿源区和驱动薄膜晶体管t1的驱动栅电极。第一初始化薄膜晶体管t4可以响应于通过前一扫描线slp传输的前一扫描信号sn-1而导通，并且通过将初始化电压vint传输到驱动薄膜晶体管t1的驱动栅电极来执行使驱动薄膜晶体管t1的驱动栅电极的电压初始化的初始化操作。
83.操作控制薄膜晶体管t5的操作控制栅电极可以电连接到发射控制线el，操作控制薄膜晶体管t5的操作控制源区可以电连接到驱动电压线pl，并且操作控制薄膜晶体管t5的操作控制漏区可以电连接到驱动薄膜晶体管t1的驱动源区和开关薄膜晶体管t2的开关漏区。
84.发射控制薄膜晶体管t6的发射控制栅电极可以电连接到发射控制线el，发射控制薄膜晶体管t6的发射控制源区可以电连接到驱动薄膜晶体管t1的驱动漏区和补偿薄膜晶体管t3的补偿漏区，并且发射控制薄膜晶体管t6的发射控制漏区可以电连接到第二初始化薄膜晶体管t7的第二初始化漏区和有机发光二极管oled的像素电极。
85.操作控制薄膜晶体管t5和发射控制薄膜晶体管t6可以响应于通过发射控制线el传输的发射控制信号en而同时导通，并使驱动电压elvdd传输到有机发光二极管oled，使得驱动电流i
oled
流过有机发光二极管oled。
86.第二初始化薄膜晶体管t7的第二初始化栅电极可以电连接到下一扫描线sln，第二初始化薄膜晶体管t7的第二初始化漏区可以电连接到发射控制薄膜晶体管t6的发射控制漏区和有机发光二极管oled的像素电极，并且第二初始化薄膜晶体管t7的第二初始化源区可以电连接到第一初始化薄膜晶体管t4的第一初始化源区和初始化电压线vil。第二初始化薄膜晶体管t7可以响应于通过下一扫描线sln传输的下一扫描信号sn 1而导通，并使
有机发光二极管oled的像素电极初始化。
87.如图2中所示，第二初始化薄膜晶体管t7可以电连接到下一扫描线sln。在另一实施例中，第二初始化薄膜晶体管t7可以电连接到发射控制线el并根据发射控制信号en而驱动。可以根据晶体管的类型(例如，p型或n型)来切换源区和漏区的位置。
88.存储电容器cst可以包括第一电极ce1和第二电极ce2。存储电容器cst的第一电极ce1可以电连接到驱动薄膜晶体管t1的驱动栅电极，并且存储电容器cst的第二电极ce2可以电连接到驱动电压线pl。与驱动薄膜晶体管t1的驱动栅电极的电压和驱动电压elvdd之间的差对应的电荷可以存储在存储电容器cst中。
89.根据实施例的每个像素p的详细操作如下。
90.在初始化时段期间，在可以通过前一扫描线slp供应前一扫描信号sn-1的情况下，第一初始化薄膜晶体管t4可以响应于前一扫描信号sn-1而导通，并且可以通过从初始化电压线vil供应的初始化电压vint使驱动薄膜晶体管t1初始化。
91.在数据编程时段期间，在可以通过第一扫描线sl1和第二扫描线sl2分别供应第一扫描信号sn和第二扫描信号sn'的情况下，开关薄膜晶体管t2和补偿薄膜晶体管t3可以分别响应于第一扫描信号sn和第二扫描信号sn'而导通。在这方面，驱动薄膜晶体管t1可以通过已经导通的补偿薄膜晶体管t3二极管连接，并且可以正向偏置。
92.可以将补偿电压(dm vth，其中，vth可以是负值)施加到驱动薄膜晶体管t1的驱动栅电极，补偿电压可以比通过数据线dl供应的数据信号dm小驱动薄膜晶体管t1的阈值电压(vth)。
93.驱动电压elvdd和补偿电压(dm vth)可以施加到存储电容器cst的两端，并且与两端处的电压之间的差对应的电荷可以存储在存储电容器cst中。
94.在发射时段期间，操作控制薄膜晶体管t5和发射控制薄膜晶体管t6可以通过从发射控制线el供应的发射控制信号en而导通。由驱动薄膜晶体管t1的驱动栅电极的电压和驱动电压elvdd之间的差引起驱动电流i
oled
，并且驱动电流i
oled
可以通过发射控制薄膜晶体管t6供应到有机发光二极管oled。
95.在实施例中，第一薄膜晶体管t1至第七薄膜晶体管t7中的至少一个包括含氧化物半导体层，并且第一薄膜晶体管t1至第七薄膜晶体管t7中的其他薄膜晶体管可以包括含硅半导体层。
96.详细地，影响(例如，直接影响)显示设备的亮度的驱动薄膜晶体管t1可以被构造为包括包含具有高可靠性的多晶硅的半导体层。以这种方式，可以实现高分辨率显示设备。
97.因为氧化物半导体可以具有高载流子迁移率和低漏电流，所以即使在驱动时间可能长的情况下，电压降的量也不会大。例如，因为即使在低频率驱动期间由于电压降引起的图像的颜色变化也可能不显著，所以可以启用低频率驱动。
98.如此，氧化物半导体可以具有小的漏电流，因此，在可以电连接到驱动薄膜晶体管t1的驱动栅电极的补偿薄膜晶体管t3、第一初始化薄膜晶体管t4和第二初始化薄膜晶体管t7中的至少一个包括氧化物半导体的情况下，可以防止会流入到驱动薄膜晶体管t1的驱动栅电极中的漏电流，并且可以降低功耗。
99.图3是根据实施例的包括在显示设备1(见图1)中的薄膜晶体管的示意性剖视图。
100.参照图3，一个或更多个绝缘层110可以布置在基底100上，并且第一薄膜晶体管
tft1可以布置在绝缘层110上。绝缘层110可以包括缓冲层111、第一栅极绝缘层113、第二栅极绝缘层115和第一层间绝缘层117。然而，实施例不限于此，并且绝缘层110可以仅包括缓冲层111、第一栅极绝缘层113、第二栅极绝缘层115和第一层间绝缘层117中的一些。
101.第一薄膜晶体管tft1可以包括第一半导体层a1、布置为与第一半导体层a1至少部分地叠置的第一栅电极g1以及电连接到第一半导体层a1的第一电极层(例如，第一源电极s1和/或第一漏电极d1)。尽管图3示出了其中第一栅电极g1可以位于第一半导体层a1上的顶栅型的第一薄膜晶体管tft1，但是在另一实施例中，第一薄膜晶体管tft1可以设置为其中第一栅电极g1可以位于第一半导体层a1下方的底栅型。
102.第一半导体层a1可以包括氧化物半导体材料。第一半导体层a1可以包括从由铟(in)、镓(ga)、锡(sn)、锆(zr)、钒(v)、铪(hf)、镉(cd)、锗(ge)、铬(cr)、钛(ti)和锌(zn)组成的组中选择的至少一种材料的氧化物。例如，第一半导体层a1可以是insnzno(itzo)半导体层、ingazno(igzo)半导体层等。
103.在实施例中，根据实施例的第一半导体层a1可以包括氧化物半导体材料之中的非晶氧化物半导体材料。例如，第一半导体层a1可以是非晶a-itzo半导体层、非晶a-igzo半导体层等。这里，术语“非晶氧化物半导体材料”可以表示即使半导体层可以由相同的氧化物半导体材料形成，它们也不会结晶并且以非晶状态存在。
104.第一半导体层a1可以包括沟道区ca1以及分别布置在沟道区ca1的相对侧上的源区sa1和漏区da1，且沟道区ca1位于源区sa1与漏区da1之间的中心处。源区sa1和漏区da1可以具有比沟道区ca1高的导电率。
105.第三栅极绝缘层118可以布置在第一半导体层a1上。在第三栅极绝缘层118可以被图案化为与第一半导体层a1的一部分叠置的情况下，其中第三栅极绝缘层118和第一半导体层a1彼此叠置的区域可以被设置为沟道区ca1，并且其他区域可以被设置为源区sa1和漏区da1。
106.在第一半导体层a1的源区sa1和漏区da1经过诸如通过等离子体处理或杂质掺杂的导电化的处理的情况下，第一半导体层a1的与第三栅极绝缘层118叠置的部分可以不暴露于等离子体处理或杂质掺杂，因此具有与源区sa1和漏区da1的性质不同的性质。例如，在对第一半导体层a1进行等离子体处理或杂质掺杂期间，第三栅极绝缘层118可以用作自对准掩模，使得可以在与第三栅极绝缘层118叠置的位置处形成可以不掺杂有杂质的沟道区ca1，并且可以在沟道区ca1的两侧上形成可以掺杂有杂质的源区sa1和漏区da1。
107.第一栅电极g1可以位于第三栅极绝缘层118上。例如，第一栅电极g1可以包括从由铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、cr、锂(li)、钙(ca)、钼(mo)、ti、钨(w)和铜(cu)组成的组中选择的一种或更多种金属的单层或多层。在实施例中，在源区sa1和漏区da1可以掺杂有杂质之后，在可以使用第一栅电极g1作为掩模来对第三栅极绝缘层118进行图案化的情况下，第三栅极绝缘层118也可以具有与第一栅电极g1基本相同的形状。
108.第二层间绝缘层119可以布置在第一栅电极g1上，以覆盖第一栅电极g1和第一半导体层a1的一部分(例如，源区sa1和漏区da1)。第一接触孔cnt1可以形成在第二层间绝缘层119中，以暴露源区sa1和漏区da1的至少一部分。尽管在图3中示出了分别暴露源区sa1和漏区da1的第一接触孔cnt1可以形成在第二层间绝缘层119中，但是在一些情况下，第一接
触孔cnt1可以形成为暴露源区sa1和漏区da1中的一个。布置在第二层间绝缘层119上的第一电极层可以通过第一接触孔cnt1电连接到第一半导体层a1。
109.第一电极层(例如，第一源电极s1和第一漏电极d1)可以布置在第二层间绝缘层119上。第一源电极s1和第一漏电极d1中的每个可以通过限定在第二层间绝缘层119中的每个第一接触孔cnt1电连接到第一半导体层a1。第一源电极s1和第一漏电极d1中的每个可以包括从例如al、pt、pd、ag、mg、au、ni、nd、ir、cr、li、ca、mo、ti、w和cu中选择的一种或更多种金属的单层或多层。在实施例中，第一源电极s1和第一漏电极d1可以均包括mo、al等或其组合的单层或者mo/al/mo、ti/al/ti等的多层。
110.平坦化层121(在下文中，也称为第一平坦化层)可以布置在第一源电极s1和第一漏电极d1上。
111.根据实施例的第一半导体层a1的源区sa1和漏区da1可以均包括与每个第一接触孔cnt1对应的开口opa1。开口opa1可以设置为穿透第一半导体层a1的源区sa1和漏区da1中的每个，并且可以暴露第一半导体层a1下方的第一层间绝缘层117的上表面的至少一部分。因此，通过第一接触孔cnt1电连接到第一半导体层a1的第一源电极s1和第一漏电极d1可以与第一层间绝缘层117的可以通过开口opa1被暴露的上表面接触。
112.如上所述，因为第一半导体层a1可以具有与第一接触孔cnt1对应的开口opa1，所以第一源电极s1和第一漏电极d1可以与第一半导体层a1的形成开口opa1的内表面直接接触，因此电连接到第一半导体层a1。通过这种结构，根据实施例的第一薄膜晶体管tft1可以实现更稳定的器件特性。关于此，将参照图4至图14来提供其详细描述。
113.图4是根据实施例的薄膜晶体管的一部分的示意性剖视图，图5是图4的区域a的放大示意性剖视图。
114.参照图4和图5，图4示出了上述图3的第一薄膜晶体管tft1的第一源电极s1与第一半导体层a1的接触结构。尽管基于第一源电极s1示出并描述了图4，但是相同的结构可以应用于第一漏电极d1。
115.第一源电极s1可以包括第一金属层ml1、第三金属层ml3和位于其间的第二金属层ml2。在实施例中，第一金属层ml1和第三金属层ml3可以包括彼此相同的材料。例如，第一金属层ml1和第三金属层ml3可以包括mo，并且第二金属层ml2可以包括al。第二金属层ml2的厚度可以大于第一金属层ml1和第三金属层ml3的厚度。
116.第一源电极s1可以通过第一接触孔cnt1电连接到第一半导体层a1，并且可以电连接(例如，直接连接)到穿透第一半导体层a1的开口opa1的内表面opa1-is，因此可以与第一半导体层a1电连通。
117.参照图5，基底100的上表面100us与穿透第一半导体层a1的开口opa1的内表面opa1-is之间的角度θ1可以为约30
°
或更大。在实施例中，基底100的上表面100us与开口opa1的内表面opa1-is之间的角度θ1可以为约30
°
至约90
°
，例如，约40
°
至约80
°
。如上所述，角度θ1的上限可以设定为约90
°
，但是也可以为约90
°
或更大。然而，为了使角度θ1形成为约90
°
或更大，开口opa1的内表面opa1-is可能需要形成为底切形状。
118.此外，在实施例中，用作测量内表面opa1-is的角度θ1的参照的表面可以是基底100的上表面100us。这可以被理解为在用于形成第一接触孔cnt1的干蚀刻的角度可以垂直于基底100的上表面100us的情况下，通过将内表面opa1-is的角度θ1形成为约30
°
或更大的
高斜率来在干蚀刻期间减少对第一半导体层a1的损坏并使第一半导体层a1的表面上的氧化物键最小化。
119.尽管在图4和图5中示出了开口opa1的内表面opa1-is和第一接触孔cnt1的内表面cnt1-is可以形成在同一表面上以具有相同的角度，但是实施例不限于此。
120.第一源电极s1的第一金属层ml1可以接触(例如，直接接触)第一接触孔cnt1的内表面cnt1-is、开口opa1的内表面opa1-is和第一层间绝缘层117的通过开口opa1暴露的上表面117us。
121.图6是根据实施例的薄膜晶体管的一部分的示意性剖视图，图7是图6的区域b的放大示意性剖视图。
122.图6和图7的实施例与图4和图5的前述实施例的不同之处可以在于开口opa1的内表面opa1-is的角度θ1。因为其他构造可以与图3至图5中所示的构造相同，所以下面将描述不同之处。
123.参照图6和图7，相对于基底100的上表面100us，穿透第一半导体层a1的开口opa1的内表面opa1-is的角度θ1可以小于第一接触孔cnt1的内表面cnt1-is的角度θ2。换句话说，第一接触孔cnt1的内表面cnt1-is的角度θ2可以比开口opa1的内表面opa1-is的角度θ1陡。该形状可能是由于形成第一半导体层a1和第二层间绝缘层119的材料的差异而导致。然而，即使在这种情况下，开口opa1的内表面opa1-is的角度θ1也可以具有约30
°
或更大的高斜率。开口opa1的内表面opa1-is的角度θ1可以为约30
°
至约90
°
，例如，约40
°
至约80
°
。
124.作为对比示例，可以假设这样的情况，其中，第一半导体层不包括与第一接触孔对应的开口，并且第一半导体层的上表面的一部分可以被第一接触孔暴露，使得第一电极层通过第一接触孔与第一半导体层接触。可以执行蚀刻第二层间绝缘层的工艺以形成第一接触孔，并且蚀刻方向可以是垂直于基底的方向。在该工艺中，第一半导体层的上表面会垂直于蚀刻方向。因此，会对第一半导体层的上表面造成明显损坏。此外，会从第一半导体层的表面解离更大量的氧化物键，并且解离的氧化物键会与通过第一接触孔连接到第一半导体层的第一电极层的金属材料反应，从而在第一半导体层的表面上形成金属氧化物层。金属氧化物层可能导致诸如第一接触区域中的第一半导体层的电阻增加和产生第一薄膜晶体管的分散的问题。
125.因此，在根据实施例的第一薄膜晶体管tft1中，第一半导体层a1可以包括与第一接触孔cnt1对应的开口opa1，从而消除了如在对比示例中由于因蚀刻方向引起的明显损坏而导致缺陷的风险。同时，可以通过使开口opa1的内表面opa1-is和第一电极层彼此接触来将第一电极层电连接到第一半导体层a1，并且开口opa1的内表面opa1-is的角度θ1具有约30
°
或更大的高斜率。因此，当可以形成第一接触孔cnt1时，可以使由于蚀刻方向引起的损坏最小化，使得氧化物键不会从第一半导体层a1的表面解离，从而有效地防止金属氧化物层的形成。
126.图8是根据实施例的薄膜晶体管的一部分的示意性剖视图，图9是图8的区域c的放大示意性剖视图。图10a和图10b是用于实现图8和图9的实施例的制造工艺的部分的示意性剖视图。
127.图8和图9的实施例与前述实施例的不同之处可以在于开口opa1的内表面opa1-is的角度。因为其他构造可以与图3至图5中所示的构造相同，所以下面将描述不同之处。
128.参照图8和图9，开口opa1的内表面opa1-is可以包括具有不同角度的至少两个表面。在实施例中，开口opa1的内表面opa1-is可以包括具有不同角度的第一表面is1和第二表面is2。第一表面is1可以是具有大于第二表面is2的表面积的表面积的主表面，并且第一表面is1的角度θ11可以相对于基底100的上表面100us具有约30
°
或更大的高斜率。第一表面is1的角度θ11可以为约30
°
至约90
°
，例如，约40
°
至约80
°
。
129.相对于基底100的上表面100us，第二表面is2的角度θ12可以小于第一表面is1的角度θ11。例如，第二表面is2的角度θ12可以小于或等于约30
°
。如此，由于第二表面is2的角度θ12可以具有小于约30
°
的小斜率，因此金属氧化物层mol会位于第二表面is2上。在形成第一接触孔cnt1的工艺中，因为第二表面is2的角度θ12具有小斜率，所以可能由于蚀刻方向而导致明显损坏。因此，第二表面is2的表面上的氧化物键会解离并结合到第一电极层的材料，这会因此形成金属氧化物层mol。如在前述对比示例中，金属氧化物层mol会增加第一半导体层a1的电阻和分散，从而使第一薄膜晶体管tft1的性能劣化。因此，使金属氧化物层mol的形成最小化可能是重要的。
130.与第二表面is2不同，金属氧化物层mol不会设置在第一表面is1上。这将参照图10a和图10b的制造工艺来进行详细描述。此外，金属氧化物层mol的厚度可以小于第一金属层ml1的厚度和第三金属层ml3的厚度。
131.如图10a中所示，可以通过蚀刻第二层间绝缘层119的一部分来形成第一接触孔cnt1。可以去除第二层间绝缘层119的一部分的区域可以是第一接触区域cnt1-a，并且可以通过第一接触区域cnt1-a暴露第一半导体层a1的一部分和第一层间绝缘层117的一部分。在实施例中，干蚀刻或湿蚀刻可以用于蚀刻第二层间绝缘层119的一部分的工艺。
132.在蚀刻第二层间绝缘层119的一部分的工艺中，如图10b中所示，可以一起蚀刻第一半导体层a1的与第一接触孔cnt1对应的部分，并且可以在第一半导体层a1中形成开口opa1。在该工艺中，可以在开口opa1的内表面opa1-is上形成具有不同角度的第一表面is1和第二表面is2。
133.第一表面is1可以具有约30
°
或更大、约40
°
至约80
°
的高斜率，并且第二表面is2可以具有小于约30
°
的小斜率。关于第一表面is1和第二表面is2中的每个接触蚀刻材料的角度，当与第一表面is1和蚀刻材料et1之间的接触角度相比时，第二表面is2和蚀刻材料et2之间的接触角度会近似等于直角。如上所述，由于蚀刻表面和蚀刻材料之间的接触角度会近似等于直角，因此对蚀刻表面的损坏增大。利用该原理，当与第一表面is1的表面相比时，会从第二表面is2的表面解离更大量的氧化物键，并且解离的氧化物键会结合到金属材料，使得会如图9中所示形成金属氧化物层mol。
134.图11是根据实施例的薄膜晶体管的一部分的示意性剖视图，图12是图11的区域d的放大示意性剖视图。
135.图11和图12的实施例与前述实施例的不同之处可以在于开口opa1的下部的形状。因为其他构造可以与图3至图5中所示的构造相同，所以下面将描述不同之处。
136.参照图11和图12，第一层间绝缘层117可以包括与第一半导体层a1的开口opa1对应的槽部hp。可以通过在厚度方向上去除第一层间绝缘层117的至少一部分来形成槽部hp。如上面参照图10a和图10b描述的，在蚀刻第二层间绝缘层119的一部分以形成第一接触孔cnt1的工艺中，可以通过一起蚀刻第一层间绝缘层117的一部分来形成槽部hp。可以通过完
全去除第一层间绝缘层117的被开口opa1暴露的一部分来形成槽部hp。槽部hp的底表面hp-bs可以设置为低于第一层间绝缘层117的其上可以布置有第一半导体层a1的上表面117us。
137.在实施例中，槽部hp的内表面hp-is的斜率可以比开口opa1的内表面opa1-is的斜率陡。例如，相对于基底100的上表面100us，槽部hp的内表面hp-is的角度θ3可以大于开口opa1的内表面opa1-is的角度θ1。其中可以分别形成槽部hp和第一接触孔cnt1的第一层间绝缘层117和第二层间绝缘层119可以包括有机和/或无机绝缘材料，因此可以包括具有基本相同或相似角度的倾斜表面。因此，槽部hp的内表面hp-is的斜率和第一接触孔cnt1的内表面cnt1-is的斜率可以比开口opa1的内表面opa1-is的斜率陡。
138.槽部hp可以包括在从开口opa1的内表面opa1-is到基底100的方向上延伸的内表面hp-is。当形成开口opa1时，与开口opa1一起，槽部hp可以形成在第一层间绝缘层117中，这使得开口opa1的内表面opa1-is的角度θ1更容易形成为约30
°
或更大的高斜率。
139.图13是根据实施例的薄膜晶体管的一部分的示意性剖视图，图14是图13的区域e的放大示意性剖视图。
140.图13和图14的实施例与前述实施例的不同之处可以在于开口opa1的下部的形状。因为其他构造可以与图3至图5中所示的构造相同，所以下面将描述不同之处。
141.参照图13和图14，谷部vp可以从开口opa1的内表面opa1-is延伸地设置在第一层间绝缘层117中。可以通过在厚度方向上去除第一层间绝缘层117的至少一部分来形成谷部vp。与前述槽部hp不同，谷部vp可以沿着第一层间绝缘层117的被开口opa1暴露的边缘的外周设置。谷部vp与前述槽部hp之间会存在结构差异。可以通过沿着第一层间绝缘层117的被开口opa1暴露的边缘的外周去除第一层间绝缘层117的一部分来形成谷部vp，而对于槽部hp，第一层间绝缘层117的被开口opa1暴露的部分的厚度整体减小。
142.谷部vp可以包括在从开口opa1的内表面opa1-is到基底100的方向上延伸的内表面vp-is。当形成开口opa1时，与开口opa1一起，可以将谷部vp有意地形成在第一层间绝缘层117中，这使得开口opa1的内表面opa1-is的角度θ1更容易形成为约30
°
或更大的高斜率。另外，谷部vp的内表面vp-is的斜率可以比开口opa1的内表面opa1-is的斜率陡。
143.第一电极层可以布置在谷部vp上。第一电极层的至少一部分可以掩埋在谷部vp中。在实施例中，第一金属层ml1可以沿着谷部vp的内表面vp-is布置。第二金属层ml2的至少一部分可以掩埋在其中可以布置第一金属层ml1的谷部vp中。
144.图15是根据实施例的薄膜晶体管的一部分的示意性剖视图，图16是图15的区域f的放大示意性剖视图。
145.参照图15，第二薄膜晶体管tft2可以包括第二半导体层a2、布置为与第二半导体层a2至少部分地叠置的第二栅电极g2以及电连接到第二半导体层a2的第二电极层(例如，第二源电极s2和/或第二漏电极d2)。在图15的以下描述中，由相同的附图标记表示的层可以指与上述图3中的层相同的层。因此，可以通过参照图3的前述描述来理解对应层的冗余描述。
146.第二半导体层a2可以包括氧化物半导体材料。第二半导体层a2可以包括从由in、ga、sn、zr、v、hf、cd、ge、cr、ti和zn组成的组中选择的至少一种材料的氧化物。例如，第二半导体层a2可以是itzo半导体层、igzo半导体层等。
147.第二栅电极g2可以布置在第二半导体层a2上，第三栅极绝缘层118'可以位于第二
半导体层a2与第二栅电极g2之间。在第三栅极绝缘层118'可以被图案化为与第二半导体层a2的一部分叠置的情况下，其中第三栅极绝缘层118'和第二半导体层a2彼此叠置的区域可以被设置为沟道区ca2，并且其他区域可以被设置为源区sa2和漏区da2。
148.第二层间绝缘层119可以布置为覆盖第二栅电极g2。第二接触孔cnt2可以形成在第二层间绝缘层119中，以暴露源区sa2和漏区da2的至少一部分。布置在第二层间绝缘层119上的第二电极层可以通过第二接触孔cnt2电连接到第二半导体层a2。尽管在图15中示出了可以在第二层间绝缘层119中形成分别暴露源区sa2和漏区da2的第二接触孔cnt2，但是在一些情况下，第二接触孔cnt2可以形成为暴露源区sa2和漏区da2中的一个。
149.第二电极层(例如，第二源电极s2和第二漏电极d2)可以布置在第二层间绝缘层119上。第二源电极s2和第二漏电极d2中的每个可以通过限定在第二层间绝缘层119中的每个第二接触孔cnt2电连接到第二半导体层a2。在实施例中，第二源电极s2和第二漏电极d2中的每个可以包括mo、al等或其组合的单层或者mo/al/mo、ti/al/ti等或其组合的多层。
150.平坦化层121可以布置在第二源电极s2和第二漏电极d2上。
151.形成第二半导体层a2的沟道区ca2、源区sa2和漏区da2的方法以及形成第二栅电极g2、第二源电极s2和第二漏电极d2的材料(其全部已经在上面描述)可以与上述图3的第一薄膜晶体管tft1的那些相同。
152.第二半导体层a2的源区sa2和/或漏区da2的通过每个第二接触孔cnt2暴露的部分可以是其中第二源电极s2和/或第二漏电极d2接触第二半导体层a2的第二接触区域cnt2-a。
153.第二半导体层a2的与第二接触区域cnt2-a对应的接触部分cp可以包括上层部分ulp和下层部分llp，并且金属氧化物层mol可以位于接触部分cp上。在实施例中，上层部分ulp和下层部分llp可以具有不同的膜性质。换句话说，接触部分cp的上层部分ulp可以包括结晶金属氧化物，并且接触部分cp的下层部分llp可以包括非晶氧化物半导体材料。
154.上层部分ulp可以包括例如结晶氧化铟。氧化铟的膜组成比可以被定义为inon(其中，n可以是约0.5至约1.5)，并且可以是例如in2o3。如图16中所示，上层部分ulp可以包括其中可以均匀地形成晶粒的层或者可以包括通过颗粒聚集形成的层。
155.在实施例中，可以结晶的上层部分ulp可以通过形成第二接触孔cnt2的工艺一起形成或者可以通过单独的工艺形成。由于第二半导体层a2的电阻增加和第二薄膜晶体管tft2的性能劣化，可以结晶的上层部分ulp可能导致分散。因此，就第二薄膜晶体管tft2的性能而言，可以为非晶氧化物半导体层的下层部分llp可以设置有预定厚度或更大厚度可能是重要的。例如，在第二半导体层a2的厚度可以为约40nm的情况下，下层部分llp的厚度可以为约1nm或更大，例如，约1nm或更大且约30nm或更小。
156.金属氧化物层mol可以位于上层部分ulp上。在形成第二接触孔cnt2的工艺中，第二半导体层a2的表面上的氧化物键会解离，并且解离的氧化物键会结合到金属材料，从而形成金属氧化物层mol。与前述上层部分ulp一样，金属氧化物层mol也会是使第二薄膜晶体管tft2的性能劣化的因素。因为当可以形成第二接触孔cnt2时会由于反应而形成金属氧化物层mol，所以尽管存在金属氧化物层mol，但是保持第二半导体层a2的性能恒定可能是重要的。
157.因此，根据实施例的第二薄膜晶体管tft2可以响应于第二接触区域cnt2-a而具有
下层部分llp、上层部分ulp和金属氧化物层mol的堆叠结构。下层部分llp可以设置为具有约1nm的厚度的非晶氧化物半导体层，因此尽管存在上层部分ulp和金属氧化物层mol，但是可以实现具有低电阻的稳定器件特性的第二薄膜晶体管tft2。第二薄膜晶体管tft2的上述技术特征可以同样地应用于图8和图9的实施例。
158.图17是根据实施例的显示设备的一部分的示意性剖视图。
159.参照图17，在基底100上，可以布置包括第一薄膜晶体管tft1、第三薄膜晶体管tft3和存储电容器cst的像素电路pc以及电连接到像素电路pc的有机发光二极管oled。图17的第一薄膜晶体管tft1可以是上述图3至图14的第一薄膜晶体管tft1。在图17的以下描述中，由相同的附图标记表示的层可以指与上述附图中的层相同的层。因此，图17的以下描述可以同样应用于上述附图中所示的由相同的附图标记表示的层。
160.基底100可以包括玻璃材料、陶瓷材料、金属材料、柔性或可弯曲材料或者其组合。在基底100可以是柔性的或可弯曲的情况下，基底100可以包括聚合物树脂，诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、乙酸丙酸纤维素或其组合。
161.基底100可以具有包括上述材料的单层结构或多层结构。在多层结构的情况下，基底100还可以包括无机层。在实施例中，基底100可以具有有机材料/无机材料/有机材料的结构。
162.阻挡层(未示出)可以进一步包括在基底100与缓冲层111之间。阻挡层可以防止或减少杂质从基底100等渗透到半导体层a1和a3中。阻挡层可以包括诸如氧化物、氮化物或其组合的无机材料、有机材料或者有机-无机复合材料，并且可以具有无机材料和有机材料的单层结构或多层结构。
163.第三薄膜晶体管tft3可以包括第三半导体层a3、第三栅电极g3、第三源电极s3和第三漏电极d3。
164.第三薄膜晶体管tft3的第三半导体层a3可以布置在缓冲层111上。在实施例中，第三半导体层a3可以包括非晶硅、多晶硅或其组合。第三半导体层a3可以包括沟道区以及布置在沟道区的两侧上的源区和漏区。第三半导体层a3可以包括单层或多层。
165.第一栅极绝缘层113和第二栅极绝缘层115可以堆叠并布置在基底100上以覆盖第三半导体层a3。第一栅极绝缘层113和第二栅极绝缘层115可以包括氧化硅(sio2)、氮化硅(sin
x
)、氮氧化硅(sion)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)、氧化锌(zno
x
)或其组合。氧化锌(zno
x
)可以是zno和/或zno2。
166.第三薄膜晶体管tft3的第三栅电极g3可以布置在第一栅极绝缘层113上。
167.在实施例中，如图17中所示，存储电容器cst可以包括第一电极ce1和第二电极ce2，并且可以与第三薄膜晶体管tft3叠置。例如，第三薄膜晶体管tft3的第三栅电极g3可以用作存储电容器cst的第一电极ce1。在其他实施例中，存储电容器cst可以不与第三薄膜晶体管tft3叠置，并且可以单独存在。
168.存储电容器cst的第二电极ce2可以与第一电极ce1叠置，且第二栅极绝缘层115位于其间，并形成电容。第二栅极绝缘层115可以用作存储电容器cst的介电层。
169.第一层间绝缘层117和第二层间绝缘层119可以设置在第二栅极绝缘层115上以覆盖存储电容器cst的第二电极ce2。第一层间绝缘层117和第二层间绝缘层119可以包括
sio2、sin
x
、sion、al2o3、tio2、ta2o5、hfo2、zno
x
或其组合。zno
x
可以是zno和/或zno2。
170.第一半导体层a1可以布置在第一层间绝缘层117上。第一半导体层a1可以包括氧化物半导体材料。第一半导体层a1可以包括例如从由in、ga、sn、zr、v、hf、cd、ge、cr、ti、al、铯(cs)、铈(ce)和zn组成的组中选择的至少一种材料的氧化物。
171.作为示例，第一半导体层a1可以是itzo半导体层、igzo半导体层等。因为氧化物半导体具有宽带隙(例如，约3.1ev)、高载流子迁移率和低漏电流，所以即使在驱动时间可能长的情况下，电压降的量也不会大，因此即使在低频率驱动期间，由于电压降引起的亮度变化量也可以小。
172.底部金属层(未示出)可以布置在第一半导体层a1下方。底部金属层可以包括包含mo、al、cu、ti等或其组合的导电材料，并且可以具有包括上述材料的单层结构或多层结构。作为示例，底部金属层可以具有ti/al/ti的多层结构。
173.在实施例中，底部金属层可以布置为与包括氧化物半导体材料的第一半导体层a1叠置。因为包括氧化物半导体材料的第一半导体层a1可能易受光的影响，所以底部金属层可以防止包括氧化物半导体材料的第一薄膜晶体管tft1的器件特性由于因从基底100入射的外部光而在第一半导体层a1中产生的光电流而变化。
174.第三栅极绝缘层118可以布置在第一半导体层a1上。第三栅极绝缘层118可以包括sio2、sin
x
、sion、al2o3、tio2、ta2o5、hfo2、zno
x
或其组合。zno
x
可以是zno和/或zno2。
175.在实施例中，如图17中所示，第三栅极绝缘层118可以被图案化为与第一半导体层a1的一部分叠置。
176.其中第三栅极绝缘层118和第一半导体层a1彼此叠置的区域可以是沟道区，并且其他区域可以分别是源区和漏区。在另一实施例中，第三栅极绝缘层118可以不被图案化为与第一半导体层a1的一部分叠置，并且可以布置在基底100的整个表面上以完全覆盖第一半导体层a1。
177.第一栅电极g1可以布置在第三栅极绝缘层118上以与第一半导体层a1至少部分地叠置。
178.源电极s1和s3以及漏电极d1和d3可以布置在第二层间绝缘层119上。
179.源电极s1和s3以及漏电极d1和d3可以均包括包含mo、al、cu、ti等或其组合的导电材料，并且可以均包括包含上述材料的单层或多层。作为示例，源电极s1和s3以及漏电极d1和d3可以均具有ti/al/ti的多层结构。源电极s1和s3以及漏电极d1和d3可以均通过接触孔cnt1和cnt3电连接到半导体层a1和a3的源区和漏区。
180.对应于第一接触孔cnt1的开口opa1可以设置在第一半导体层a1中。具体地，如上面在图3等中所描述的，第一源电极s1和第一漏电极d1可以布置在开口opa1中，并且通过开口opa1的内表面电连接到第一半导体层a1。
181.源电极s1和s3以及漏电极d1和d3可以被无机保护层(未示出)覆盖。无机保护层可以包括sin
x
和sio
x
的单层或多层。可以引入无机保护层以覆盖和保护布置在第二层间绝缘层119上的一些布线。
182.在实施例中，第一薄膜晶体管tft1和第三薄膜晶体管tft3可以是上面在图2中描述的薄膜晶体管t1至t7中的任何一个。
183.平坦化层120可以布置在第二层间绝缘层119上，并且有机发光二极管oled可以布
置在平坦化层120上。
184.平坦化层120可以包括包含有机材料的单层或多层，并且可以提供平坦的上表面。平坦化层120可以包括通用聚合物(诸如苯并环丁烯(bcb)、聚酰亚胺、六甲基二硅氧烷(hmdso)、聚甲基丙烯酸甲酯(pmma)或聚苯乙烯(ps))、具有酚类基团的聚合物衍生物、丙烯酰类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或其共混物。
185.在实施例中，如图17中所示，平坦化层120可以包括多个层，并且可以包括第一平坦化层121和第二平坦化层123。接触金属cm设置在第一平坦化层121上，并且第三薄膜晶体管tft3和像素电极210可以经由接触金属cm电连接。
186.有机发光二极管oled可以布置在平坦化层120上。有机发光二极管oled可以包括像素电极210、包括有机发射层的中间层220和对电极230。
187.像素电极210可以是(半)透射电极或反射电极。在实施例中，像素电极210可以包括包含ag、mg、al、pt、pd、au、ni、nd、ir、cr或其混合物的反射层以及形成在反射层上的透明或半透明电极层。透明或半透明电极层可以包括从由氧化铟锡(ito)、氧化铟锌(izo)、zno、氧化铟(in2o3)、氧化铟镓(igo)和氧化铝锌(azo)组成的组中选择的至少一种。例如，像素电极210可以包括ito/ag/ito。
188.像素限定层125可以布置在平坦化层120上。像素限定层125可以通过增加像素电极210的边缘与像素电极210上方的对电极230之间的距离来防止在像素电极210的边缘处发生电弧。
189.像素限定层125可以包括从由聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯和酚醛树脂组成的组中选择的至少一种有机绝缘材料，并且可以通过旋涂等形成。
190.有机发光二极管oled的中间层220可以布置在由像素限定层125形成的开口op中。有机发光二极管oled的发射区域ea可以由开口op限定。
191.中间层220可以包括有机发射层。有机发射层可以包括有机材料，有机材料包括可以发射红光、绿光、蓝光或白光的荧光材料或磷光材料。有机发射层可以包括低分子量有机材料或聚合物有机材料。功能层(诸如空穴传输层(htl)、空穴注入层(hil)、电子传输层(etl)或电子注入层(eil))可以选择性地进一步布置在有机发射层上方和下方。
192.有机发射层可以布置为对应于针对每个像素p设置的每个像素电极210。除了有机发射层之外，中间层220可以包括遍布多个像素电极210的一体的层。可以进行各种修改。
193.对电极230可以是透射电极或反射电极。在一些实施例中，对电极230可以是透明或半透明电极，并且可以包括包含li、ca、氟化锂(lif)、al、ag、mg或其混合物(例如，lif/ca或lif/al多层结构)的具有小逸出功的金属薄膜。诸如ito、izo、zno或in2o3的透明导电氧化物(tco)层可以进一步布置在金属薄膜上。对电极230可以遍布显示区域da的整个表面形成为单一体，并且可以布置在中间层220和像素限定层125上方。
194.覆盖层(未示出)可以布置在对电极230上方。覆盖层可以被构造为保护对电极230并提高光提取效率。例如，覆盖层可以包括具有约1.2至约3.1的折射率的材料。覆盖层可以包括有机材料。然而，也可以去除覆盖层。
195.尽管未示出，但是包括至少一个有机封装层和至少一个无机封装层的薄膜封装层(未示出)可以进一步布置在对电极230上方。
196.尽管在图17中仅示出了第一薄膜晶体管tft1和第三薄膜晶体管tft3，但是在另一实施例中，像素电路pc可以包括如图15中所示的第二薄膜晶体管tft2。例如，像素电路pc可以包括第二薄膜晶体管tft2和第三薄膜晶体管tft3或者可以包括第一薄膜晶体管tft1至第三薄膜晶体管tft3中的全部。
197.尽管已经描述了显示设备，但是公开不限于此。例如，形成显示设备的方法也将落入公开的范围内。
198.根据具有上述构造的实施例，可以实现包括具有改善的特性并包含薄膜晶体管的电路的显示设备。然而，公开的范围不受这些效果的限制。
199.应当理解的是，这里描述的实施例应当仅以描述性含义来考虑，而不是出于限制的目的。每个实施例内的特征或方面的描述通常应被认为可用于其他实施例中的其他类似特征或方面。虽然已经参照附图描述了一个或更多个实施例，但是本领域普通技术人员将理解的是，在不脱离如由包括其等同物的权利要求限定的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。