微电子装置以及相关存储器装置、电子系统和方法与流程

微电子装置以及相关存储器装置、电子系统和方法
1.优先权要求
2.本技术要求2020年8月11日提交的第16/990,518号美国专利申请“包含导电结构的微电子装置以及相关存储器装置、电子系统和方法(microelectronic devices including conductive structures,and related memory devices,electronic systems,and methods)”的提交日的权益。
技术领域
3.在各种实施例中，本公开总体上涉及微电子装置设计和制造的领域。更确切地说，本公开涉及包含导电结构的微电子装置，并且涉及相关存储器装置、电子系统和微电子装置形成方法。


背景技术：

4.微电子行业的持续目标是增加例如非易失性存储器装置(例如，nand快闪存储器装置)的存储器装置的存储器密度(例如，每存储器裸片的存储器单元数目)。增大非易失性存储器装置中的存储器密度的一种方式是利用竖直存储器阵列(也被称作“三维(3d)存储器阵列”)架构。常规的竖直存储器阵列包含延伸穿过一或多个导电堆叠结构中的开口的竖直存储器串，所述导电堆叠结构包含导电结构和绝缘结构的层。每一竖直存储器串可包含与竖直堆叠的存储器单元的串联组合串联耦合的至少一个选择装置。相比于具有常规平面(例如，二维)晶体管布置的结构，此配置准许通过在裸片上向上(例如，竖直)构建阵列来使更多数目的开关装置(例如，晶体管)位于裸片区域的单元(即，所消耗的有源表面的长度和宽度)中。
5.随着导电特征的尺寸和间距减小，在存储器装置(例如，3d nand快闪存储器装置)中已使用多层级布线结构将导电特征彼此电连接。存储器装置包含不同层级的布线结构，其中布线结构由导电材料形成以提供穿过存储器装置的导电路径。随着导电特征的尺寸和间距继续减小，存储器装置内邻近导电特征之间的寄生(例如，杂散)电容增大。增大的寄生电容会导致更高的功率需求和存储器装置的延迟。气隙已被用来电隔离导电特征，如导电结构。另外，随着导电结构的厚度减小，导电结构的电阻率可增大，并且导电性可表现出对应的减小。然而，导电结构的导电性的降低可能会影响存储器单元串的性能。


技术实现要素：

6.本文中所描述的实施例包含包含导电结构的微电子装置，并且涉及相关的存储器装置、电子系统和微电子装置形成方法。根据本文中所描述的一个实施例，一种微电子装置包括：导柱结构，其竖直延伸穿过隔离材料；导电线，其电耦合到所述导柱结构，所述导电线包括钛、钌、铝和钼中的一或多个；所述导柱结构和所述导电线之间的接触结构；以及所述导电线和所述接触结构之间的互连结构，所述互连结构包括不同于所述接触结构的材料组成和所述导电线的材料组成中的一或多个的材料组成。
7.根据本文中所描述的额外实施例，一种存储器装置包括：竖直延伸的存储器单元串；存取线，其与所述竖直延伸的存储器单元串电连通且沿第一水平方向延伸；数据线，其与所述竖直延伸的存储器单元串电连通且沿第二水平方向延伸，所述第二水平方向基本上横向于所述第一水平方向；互连结构，其竖直插入于所述数据线和所述竖直延伸的存储器单元串之间并与其电连通；以及接触结构，其竖直插入于所述互连结构和所述竖直延伸的存储器单元串之间并与其电连通，所述接触结构包括钨，且所述数据线包括单相材料，包括钌或钼。
8.此外，根据本文中所描述的额外实施例，一种微电子装置形成方法包括：形成竖直延伸穿过隔离材料的导柱结构；在所述导柱结构上方形成接触结构；在所述接触结构上方形成互连结构；以及形成通过所述接触结构和所述互连结构电耦合到所述导柱结构的导电线，所述导电线包括钛、钌、铝和钼中的一或多个，并且所述互连结构包括不同于所述接触结构的材料组成和所述导电线的材料组成中的一或多个的材料组成。
9.根据本文中所描述的其它实施例，一种电子系统包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置和所述输出装置；以及存储器装置，其可操作地耦合到所述处理器装置并且包括至少一个微电子装置，所述至少一个微电子装置包括：竖直延伸穿过堆叠结构的存储器单元串，所述堆叠结构包括布置成层的绝缘结构和导电结构的竖直交替序列；额外导电结构，其基本上不含上覆于所述存储器单元串的钨；以及所述存储器单元串和所述额外导电结构之间的互连结构，所述互连结构包括基本上围绕阿尔法相钨填充材料的贝塔相钨衬里材料。
附图说明
10.图1a到图1g是根据本公开的实施例的示出微电子装置形成方法的简化部分横截面图；
11.图2是根据本公开的实施例的通过参考图1a到1g描述的方法形成的微电子装置的简化部分横截面图；
12.图3是根据本公开的实施例的电子系统的框图；以及
13.图4是根据本公开的实施例的基于处理器的系统的框图。
具体实施方式
14.以下描述提供具体细节，例如材料组成、形状和大小以便提供对本公开的实施例的充分描述。然而，所属领域的一般技术人员将理解，可在不必采用这些具体细节的情况下实践本公开的实施例。实际上，可结合行业中采用的常规微电子装置制作技术实践本公开的实施例。另外，下文提供的描述不形成用于制造微电子装置(例如，存储器装置，例如3d nand快闪存储器装置)的完整过程流。下文所描述的结构并不形成完整的微电子装置。下文仅详细地描述理解本公开的实施例所必需的那些过程动作和结构。可由常规制造技术执行形成完整微电子装置的额外动作。
15.本文中呈现的图式仅出于说明性目的，且并不意图为任何特定材料、组件、结构、装置或系统的实际视图。应预期例如由于制造技术和/或公差引起的图式中描绘的形状的变化。因此，本文中所描述的实施例不应解释为限于所示特定形状或区，而是包含例如由制
造引起的形状偏离。例如，说明或描述为箱形的区可具有粗糙和/或非线性特征，且说明或描述为圆形的区可包含一些粗糙和/或线性特征。此外，所示锐角可为圆角，且反之亦然。因此，图中所示的区在性质上是示意性的，且其形状并不意图说明区的精确形状并且不限制权利要求的范围。附图并不一定按比例绘制。另外，图式之间的共同元件可保留相同数字编号。
16.如本文中所使用，术语“竖直”、“纵向”、“水平”和“横向”是参考结构的主平面且未必由地球的重力场界定。“水平”或“横向”方向是基本上平行于结构的主平面的方向，而“竖直”或“纵向”方向是基本上垂直于结构的主平面的方向。结构的主平面是由与结构的其它表面相比具有相对大面积的结构的表面界定。参考各图，“水平”或“横向”方向可垂直于所指示“z”轴，且可平行于所指示“x”轴和/或平行于所指示“y”轴；且“竖直”或“纵向”方向可平行于所指示“z”轴，可垂直于所指示“x”轴，且可垂直于所指示“y”轴。
17.如本文中所使用，将一元件称为在另一元件“上”或“上方”是指并包含所述元件直接在另一元件的顶部上、直接邻近于(例如，直接横向邻近于、直接竖直邻近于)另一元件、直接在另一元件下方，或与另一元件直接接触。它还包含所述元件间接在另一元件的顶部上、间接邻近于(例如，间接横向邻近于、间接竖直邻近于)另一元件、间接在另一元件下方或附近，且之间存在其它元件。相比而言，当一元件被称为“直接在另一元件上”或“直接邻近于另一元件”时，不存在中间元件。
18.如本文中所使用，例如“在
…
下方”、“下方”、“下部”、“底部”、“在
…
上方”、“上部”、“顶部”、“前面”、“后面”、“左侧”、“右侧”等空间相对术语可在本文中出于易于描述的目的而使用以如图中所示的那样描述一个元件或特征与另一元件或特征的关系。除非另外规定，否则除图式中所描绘的定向之外，空间相对术语还意图涵盖材料的不同定向。例如，如果图式中的材料反向，那么被描述为在其它元件或特征“下方”或“之下”或“下”或“底部上”的元件将定向于所述其它元件或特征的“上方”或“顶部上”。因此，术语“在
…
下方”可视使用术语的上下文而定涵盖上方和下方两种定向，这对于所属领域的一般技术人员将显而易见。材料可以其它方式定向(例如，旋转90度、倒置、翻转)，且本文中所用的空间相对描述词可相应地进行解释。
19.如本文中所使用，被描述为彼此“相邻”的特征(例如，区、结构、装置)是指并包含位于彼此最邻近(例如，最靠近)处的所公开标识(或身份标识)的特征。不匹配“相邻”特征的所公开标识(或身份标识)的额外特征(例如，额外区、额外结构、额外装置)可安置于“相邻”特征之间。换句话说，“相邻”特征可定位成直接彼此相邻，使得无其它特征介入于“相邻”特征之间；或“相邻”特征可定位成彼此间接相邻，使得具有除与至少一个“相邻”特征相关联的标识以外的标识的至少一个特征定位于“相邻”特征之间。因此，被描述为彼此“竖直相邻”的特征是指并包含位于彼此竖直最邻近(例如，竖直最靠近)处的所公开标识(或身份标识)的特征。此外，被描述为彼此“水平相邻”的特征是指并包含位于彼此水平最邻近(例如，水平最靠近)处的所公开标识(或身份标识)的特征。
20.如本文中所使用，术语“间距”是指两个邻近(即，相邻)特征中的相同点之间的距离。
21.如本文中所使用，除非上下文另外明确指示，否则单数形式“一(a/an)”和“所述(the)”意图同样包含复数形式。
22.如本文中所使用，“和/或”包含所列相关联项中的一或多个的任何和所有组合。
23.如本文中所使用，关于给定参数、特性或条件的术语“基本上”意指并包含所属领域的一般技术人员将理解的给定参数、特性或条件符合方差度(如在可接受公差内)的程度。借助于实例，取决于基本上满足的特定参数、性质或条件，参数、性质或条件可满足至少90.0％、至少95.0％、至少99.0％、至少99.9％或甚至100.0％。
24.如本文中所使用，关于特定参数的数值的“约”或“大致”包含所属领域的一般技术人员将理解在特定参数的可接受公差内的数值和数值的变化程度。例如，关于数值的“约”或“大致”可包含额外数值，所述额外数值处于数值的90.0％到108.0％范围内，例如处于数值的95.0％到105.0％范围内，处于数值的97.5％到102.5％范围内，处于数值的99.0％到101.0％范围内，处于数值的99.5％到100.5％范围内，或处于数值的99.9％到100.1％范围内。
25.如本文中所使用，术语“可选择性地蚀刻”是指并包含响应于暴露于给定蚀刻化学反应展现出比暴露于相同蚀刻化学反应的另一材料大的蚀刻速率的材料。例如，材料可展现出比另一材料的蚀刻速率大至少约三倍(3x)的蚀刻速率，例如约比另一材料的蚀刻速率大五倍(5x)，例如约比另一材料的蚀刻速率大十倍(10x)、二十倍(20x)或四十倍(40x)的蚀刻速率。所属领域的技术人员可以选择用于选择性地蚀刻所要材料的蚀刻化学反应和蚀刻条件。
26.如本文中所使用，“减材图案化”是指通过去除材料形成待界定结构的一或多个过程动作。例如，“减材图案化工艺”可包含在要图案化的区域上形成蚀刻掩模结构，随后进行蚀刻，使得由掩模结构掩蔽的区域中的材料受到保护，而暴露区域中的材料通过蚀刻去除工艺去除。
27.如本文中所使用，术语“气隙”意味着延伸进入或穿过另一区或材料或区或材料之间的体积，从而在所述另一区或材料中或区或材料之间产生不含固体和/或液体材料的空隙。“气隙”不一定不含气体材料(例如，空气、氧气、氮气、氩气、氦气或其组合)，并且不一定含有“空气”。“气隙”可以是但不必一定是空隙(例如，未填充的体积、真空)。
28.如本文中所使用，术语“存储器装置”是指并包含展现存储器功能的微电子装置，但不必限于存储器功能。换句话说，仅作为举例，术语“存储器装置”是指并且不仅包含常规存储器(例如，常规的易失性存储器，如常规的动态随机存取存储器(dram)；常规的非易失性存储器，如常规的nand存储器)，而且还包含专用集成电路(asic)(例如，芯片上系统(soc))、组合逻辑和存储器的微电子装置，以及并入有存储器的图形处理单元(gpu)。
29.如本文中所使用，“导电材料”是指并包含导电材料，例如以下中的一或多个：金属(例如，钨(w)、钛(ti)、钼(mo)、铌(nb)、钒(v)、铪(hf)、钽(ta)、铬(cr)、锆(zr)、铁(fe)、钌(ru)、锇(os)、钴(co)、铑(rh)、铱(ir)、镍(ni)、钯(pa)、铂(pt)、铜(cu)、银(ag)、金(au)、铝(al))、合金(例如，基于co的合金、基于fe的合金、基于ni的合金、基于fe和ni的合金、基于co和ni的合金、基于fe和co的合金、基于co和ni和fe的合金、基于al的合金、基于cu的合金、基于镁(mg)的合金、基于ti的合金、钢、低碳钢、不锈钢)、含导电金属的材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)，以及导电掺杂的半导体材料(例如，导电掺杂的多晶硅、导电掺杂的锗(ge)、导电掺杂的硅锗(sige))。另外，“导电结构”是指并包含由导电材料形成和包含导电材料的结构。
30.如本文中所使用，“绝缘材料”是指并包含电绝缘材料，例如以下中的一或多者：至少一个介电氧化物材料(例如，氧化硅(sio
x
)、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、氧化铝(alo
x
)、二氧化铪(hfo
x
)、氧化铌(nbo
x
)、氧化钛(tio
x
)、氧化锆(zro
x
)、氧化钽(tao
x
)和氧化镁(mgo
x
)中的一或多个)、至少一个介电氮化物材料(例如，氮化硅(siny))、至少一个介电氮氧化物材料(例如，氮氧化硅(sio
x
ny))，以及至少一个介电碳氧氮化物材料(例如，碳氧氮化硅(sio
xcz
ny))。本文中包含“x”、“y”和“z”的化学式(例如，sio
x
、alo
x
、hfo
x
、nbo
x
、tio
x
、siny、sio
x
ny、sio
xcz
ny)表示针对另一元素(例如，si、al、hf、nb、ti)的每一个原子的含有一个元素的“x”个原子、另一元素的“y”个原子及额外元素(如果存在)的“z”个原子的平均比率的材料。因为化学式表示的是相对原子比而不是严格的化学结构，所以绝缘材料可包括一或多个化学计量化合物和/或一或多个非化学计量化合物，并且“x”、“y”和“z”(如果存在)的值可以是整数，也可以不是整数。如本文中所使用，术语“非化学计量化合物”是指并包含具有无法由明确限定的自然数的比表示且违反定比定律的元素组成的化合物。另外，“绝缘结构”是指并包含由绝缘材料形成和包含绝缘材料的结构。
31.除非另外指定，否则本文中所描述的材料可以通过常规技术形成，包含但不限于旋涂、厚层式涂覆、化学气相沉积(cvd)、原子层沉积(ald)、等离子体增强ald、物理气相沉积(pvd)、等离子体增强化学气相沉积(pecvd)或低压化学气相沉积(lpcvd)。替代地，材料可原地生长。取决于要形成的特定材料，用于沉积或生长材料的技术可由所属领域的技术人员选择。除非上下文另有指示，否则材料的去除可以通过任何合适的技术实现，包含但不限于蚀刻、研磨平坦化(例如，化学机械平坦化)或其它已知方法。
32.图1a到图1f示出根据本公开的实施例的形成微电子装置(例如，存储器装置，如3d nand快闪存储器装置)的微电子装置结构的方法。参考图1a，示出了将用于形成本公开的设备(例如，微电子装置、存储器装置)的经部分制造微电子装置结构100。处于图1a中示出的过程阶段的经部分制造微电子装置结构100可通过常规技术形成，这些技术在本文中未进行详细地描述。微电子装置结构100包含上覆于基底材料的第一隔离材料102。在一些实施例中，第一隔离材料102包含单个绝缘材料(例如，介电材料)。在其它实施例中，第一隔离材料102包含交替材料堆叠。例如，交替材料堆叠可包含彼此不同的第一介电材料和第二介电材料的交替层。第一隔离材料102中的至少一些介电材料交替层在形成微电子装置结构100之前可能已替换为导电材料。因此，交替材料堆叠可包含交替的介电材料和导电材料。
33.第一隔离材料102(例如，交替材料堆叠中的绝缘结构)可由至少一种介电材料形成并且包含至少一种介电材料，例如以下中的一或多个：介电氧化物材料(例如，sio
x
、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、alo
x
、hfo
x
、nbo x
、tio
x
、zro
x
、tao
x
和mgo
x
中的一或多个)、介电氮化物材料(例如，siny)、介电氮氧化物材料(例如，sio
x
ny)，以及介电碳氧氮化物材料(例如，sio
xcz
ny)。在一些实施例中，第一隔离材料102由sio2形成并且包含sio2。第一隔离材料102可以使用一或多个常规的沉积技术来形成，包含但不限于常规cvd工艺或常规ald工艺中的一或多个。
34.如图1a中所示，导柱结构104可竖直延伸穿过第一隔离材料102。导柱结构104可形成于阵列区中，并且可配置为存储器导柱结构(例如，沟道导柱结构)。导柱结构104可展现基本上为矩形的横截面形状(例如，基本上为方形的横截面形状)。但是，本公开不限于此。作为非限制性实例，在额外实施例中，导柱结构104展现基本上为圆形的横截面形状。另外，
水平相邻的导柱结构104之间的间距可在约50纳米(nm)到约200nm范围内，例如约50nm到约100nm，约100nm到约150nm，或约150nm到约200nm。在一些实施例中，各个导柱结构104在水平方向上的临界尺寸在约20nm到约200nm范围内，例如约20nm到约50nm，约50nm到约100nm，约100nm到约150nm，或约150nm到约200nm。
35.导柱结构104可形成于竖直延伸(例如，沿z方向)穿过第一隔离材料102的开口中。例如，导柱结构104可形成于高深宽比(har)开口中，例如各自具有至少约20:1、至少约40:1、至少约50:1、至少约60:1、至少约80:1或至少约100:1的深宽比的开口。在一些实施例中，导柱结构104的开口可具有在约20:1到约40:1范围内的深宽比。各个导柱结构104包含围绕填充材料104b的单元膜104a的沟道材料。例如，单元膜104a可包含形成于开口内的单元材料以及邻近单元材料(例如，在其上方)形成的沟道材料。为方便起见，单元材料和沟道材料在图1a中示出为单个材料(例如，单元膜104a)。但是，单元膜104a应理解为包含单元材料和沟道材料两者。单元材料和沟道材料通过常规技术形成，例如通过cvd或ald形成。例如，单元材料可以是氧化物-氮化物-氧化物(ono)材料，例如氧化硅-氮化硅-氧化硅材料，此材料在导柱结构104的侧壁上方共形地形成。单元材料可以相比于沟道材料较小的厚度形成。沟道材料可邻近单元材料(例如，在其上方)共形地形成。例如，沟道材料可以是多晶硅。填充材料104b可邻近单元膜104a的沟道材料(例如，在其上方)形成，基本上填充开口。填充材料104b可以是绝缘材料，例如高质量氧化硅材料。例如，填充材料104b可以是高度均匀且高度共形的氧化硅(sio
x
)材料(例如，高度均匀且高度共形的sio2材料)。填充材料104b可以是高度均匀且高度共形的，就像沉积时一样。填充材料104b可通过常规技术形成，例如通过ald形成。在一些实施例中，填充材料104b是ald sio
x
。填充材料104b可初始地形成于开口中和第一隔离材料102的暴露水平表面上方，其中第一隔离材料102上方的填充材料104b在之后例如通过研磨平坦化工艺(例如，化学机械平坦化(cmp))去除。因此，填充材料104b被单元膜104a的单元材料和沟道材料环绕。导柱结构104的至少部分可以操作方式耦合(例如，电连接)到导电结构(例如，字线结构、下伏于第一隔离材料102的源极结构)，如下文参考图2进一步详细描述。
36.返回参考图1a，导电插塞结构106(例如，漏极触点插塞材料)可形成于导柱结构104的上部部分内。导电插塞结构106可在填充材料104b上或上方且横向邻近于单元膜104a的沟道材料向内形成。导电插塞结构106可电耦合到单元膜104a的沟道材料。导电插塞结构106可包括半导体材料，例如多晶硅、硅锗和锗中的一或多个。导电插塞结构106可以是经导电掺杂的。用于形成导电插塞结构106的工艺可以是例如cvd或ald。
37.接触结构110(例如，触点、位线触点)可形成于导电插塞结构106的最上表面上或上方。接触结构110可各自包含外侧表面、上表面110a和邻近于(例如，直接竖直邻近于)导电插塞结构106的最上表面的下表面110b。接触结构110可使用一或多个常规工艺(例如，常规的沉积工艺、常规的材料去除工艺)和常规处理设备来形成，这在本文中不进行详细地描述。例如，上覆于导电插塞结构106的介电材料(例如，第一隔离材料102)的部分可去除(例如，通过常规的光刻图案化和蚀刻工艺)以形成上覆于导电插塞结构106的插塞开口，导电材料可沉积到插塞开口中，并且导电材料的部分可去除(例如，通过cmp工艺)以形成接触结构110。
38.接触结构110可由至少一种导电材料形成并且包含至少一种导电材料，例如以下
中的一或多个：金属、合金、导电金属氧化物、导电金属氮化物、导电金属硅化物和经导电掺杂的半导体材料。作为非限制性实例，接触结构110可由以下中的一或多个形成并且包含以下中的一或多个：钨(w)、氮化钨(wny)、镍(ni)、钽(ta)、氮化钽(tany)、硅化钽(tasi
x
)、铂(pt)、铜(cu)、银(ag)、金(au)、铝(al)、钼(mo)、钛(ti)、氮化钛(tiny)、硅化钛(tisi
x
)、氮化钛硅(tisi
x
ny)、氮化钛铝(tial
x
ny)、氮化钼(mon
x
)、铱(ir)、氧化铱(iroz)、钌(ru)、氧化钌(ruoz)以及经导电掺杂的硅。在一些实施例中，接触结构110由w形成并且包含w。
39.在一些实施例中，接触结构110是基本上均匀的。在其它实施例中，接触结构110是不均匀的。如本文中所使用，术语“均匀”意味着材料的数量贯穿另一材料或结构的不同部分(例如，不同水平部分、不同竖直部分)不发生变化(例如，改变)。相反地，如本文中所使用，术语“不均匀”意味着材料的数量贯穿另一材料或结构的不同部分发生变化。例如，衬里材料111(例如，导电衬里材料)可形成于导柱结构104的第一隔离材料102和导电插塞结构106中的每一个的暴露表面上或上方。衬里材料111可共形地形成于导电插塞结构106的最上表面及第一隔离材料102的暴露侧表面和上表面上。在一些实施例中，衬里材料111在接触开口内基本上环绕第一隔离材料102的侧表面(例如，侧壁)。衬里材料111可形成为任何合乎需要的厚度。作为非限制性实例，衬里材料111可形成为在约1nm到约10nm范围内的厚度，例如在约1nm到约5nm范围内或在约5nm到约10nm范围内的厚度。在一些实施例中，衬里材料111形成为约4nm的厚度。衬里材料111的厚度可在水平方向(例如，x方向、y方向)和竖直方向(例如，z方向)中的至少一个上沿着其长度为基本上均匀的。
40.衬里材料111可由至少一种导电材料形成并且包含至少一种导电材料。作为非限制性实例，衬里材料111可以是金属材料(例如，过渡金属材料)或金属氮化物材料(例如，过渡金属氮化物材料)，例如以下中的一或多个：氮化钛(tiny)、钨(w)、氮化钨(wny)、氮化钽(tany)、钴(co)、氮化钼(mony)或钌(ru)，其中y是整数或非整数。在一些实施例中，衬里材料111包括tiny，例如tin。在其它实施例中，衬里材料111包括钼(mo)。在又其它实施例中，衬里材料111包括钌(ru)。
41.衬里材料111可以使用一或多个常规共形沉积技术形成，例如常规的ald工艺、常规的共形cvd工艺和常规的原地生长工艺中的一或多个。因为衬里材料111是共形地形成的，所以第一隔离材料102内的接触开口的一部分可保持基本上不含衬里材料111。因此，衬里材料111形成于接触开口中，同时没有完全填充第一隔离材料102的接触开口。在此类实施例中，衬里材料111可紧邻第一隔离材料102的暴露侧表面形成，并且可至少部分地(例如，基本上)覆盖第一隔离材料102的暴露侧表面，但没有完全填充第一隔离材料102内的接触开口的其余部分(例如，中心部分)。衬里材料111的至少部分可在之后使用一或多种常规的材料去除工艺来去除。例如，初始地形成于第一隔离材料102的上表面上的衬里材料111的水平部分可被去除，而衬里材料111的部分保持在第一隔离材料102的暴露侧表面上。衬里材料111的水平部分可以从导电插塞结构106的最上表面中去除也可以不去除。
42.在形成衬里材料111之后，填充材料112可邻近衬里材料111的表面(例如，在其上或上方)形成。如图1a中所示，填充材料112可至少部分地(例如，基本上)覆盖衬里材料111的上表面，并从衬里材料111的侧表面(例如，侧壁)之间以及衬里材料111的水平表面上方延伸。换句话说，填充材料112可基本上填充第一隔离材料102内的接触开口的其余部分(例如，未填充部分)，并且还可形成于衬里材料111的水平表面上方。填充材料112可形成于102
内的接触开口的中心部分中。换句话说，填充材料112可基本上完全填充第一隔离材料102内的接触开口的中心部分。因此，第一隔离材料102内的接触开口的中心部分可含有填充材料112，并且可基本上不含衬里材料111。填充材料112可紧邻(例如，直接物理接触)衬里材料111，且衬里材料111可基本上环绕(例如，基本上连续地环绕)填充材料112。
43.接触结构110的填充材料112可由至少一种导电材料形成并且包含至少一种导电材料，例如以下中的一或多个：金属、合金、导电金属氧化物、导电金属氮化物、导电金属硅化物和经导电掺杂的半导体材料。作为非限制性实例，填充材料112可由以下中的一或多个形成并且包含以下中的一或多个：w、wny、ni、ta、tany、tasi
x
、pt、cu、ag、au、al、mo、ti、tiny、tisi
x
、tisi
x
ny、tial
x
ny、mon
x
、ir、iroz、ru、ruoz和经导电掺杂的硅。在一些实施例中，填充材料112由w形成并且包含w。
44.接触结构110可生长、沉积(例如，通过ald、cvd、脉冲cvd、金属有机cvd、pvd)。接触结构110的衬里材料111可由晶种材料形成并且包含晶种材料，填充材料112可由所述晶种材料形成。例如，接触结构110可通过沉积衬里材料111(例如，氮化钛材料)然后在第一隔离材料102的接触开口内形成(例如，生长、沉积)填充材料112(例如，钨)来形成。在一些实施例中，接触结构110通过pvd(例如，溅镀)形成，目标包括接触结构110的材料组成。例如，接触结构110可通过利用离子化气体(例如，氩气)暴露包括接触结构110的材料组成的目标以在第一隔离材料102的接触开口内形成(例如，沉积)接触结构110来形成。在一些此类实施例中，接触结构110可包括pvd生长的导电材料，并且在本文中可以被称为“pvd导电材料”(例如，pvd钨)。在一些实施例中，至少一些氩气可存在于接触结构110内。在其它实施例中，导电插塞结构106用作用于生长接触结构110的晶种材料。
45.接触结构110的外侧表面(例如，侧壁)可展现楔形轮廓，其中各个接触结构110的上部部分具有比其下部部分大的临界尺寸(例如，宽度)，如图1a中所示。在其它实施例中，接触结构110具有不同轮廓，例如基本上为矩形的轮廓、盘状轮廓或任何其它三维凹陷形状，使得接触结构110的至少部分(例如，上表面110a的横向范围)在至少一个横向方向(例如，x方向)上延伸超出导柱结构104的侧壁。统称为第一隔离材料102的介电材料的额外部分可形成于接触结构110的上表面110a上或上方。
46.接下来参考图1b，互连结构114(例如，经填充触点通孔、经填充位线通孔)可形成于接触结构110的上表面110a上或上方。互连结构114可各自包含外侧表面、上表面114a和邻近于(例如，直接竖直邻近于)接触结构110的上表面110a的下表面114b。互连结构114可以使用一或多个常规工艺(例如，常规的沉积工艺、常规的材料去除工艺)和常规处理设备来形成，这在本文中不进行详细地描述。例如，上覆于接触结构110的第一隔离材料102的部分可去除(例如，通过常规的光刻图案化和蚀刻工艺)以形成上覆于接触结构110的上表面110a的开口(例如，通孔、孔口)，导电材料可沉积到开口中，并且导电材料的部分可去除(例如，通过cmp工艺)以形成互连结构114。
47.互连结构114可通过镶嵌工艺形成而不使用一或多个减材图案化(例如，蚀刻)工艺。在一些实施例中，互连结构114使用单镶嵌工艺形成，其中第一隔离材料102的部分可选择性地去除以暴露接触结构110的上表面110a的相应部分并形成延伸穿过第一隔离材料102的开口。开口由第一隔离材料102的侧壁界定，并且可通过常规的光刻技术形成。可以使用一或多个干式蚀刻工艺来形成开口。互连结构114的导电材料可使用例如化学气相沉积
(cvd)或物理气相沉积(pvd)形成在开口内。替代地或另外，互连结构114可使用选择性cvd沉积并使用常规技术来形成，如下文进一步详细描述。之后，可以(例如，通过cmp处理)去除在第一隔离材料102的上表面上方的导电材料的上部部分以形成互连结构114。
48.在额外实施例中，互连结构114在接触结构110形成期间形成。例如，互连结构114的形成可基本上与接触结构110的形成同时进行以便简化制造过程。换句话说，接触结构110和互连结构114中的每一个的导电材料可进行沉积以便用单个沉积动作基本上填充第一隔离材料102中的经延伸开口。在此类实施例中，互连结构114的外侧表面(例如，侧壁)初始地形成为展现楔形轮廓，其中各个互连结构114的上部部分具有比其下部部分大的临界尺寸(例如，宽度)和/或具有比接触结构110大的临界尺寸(例如，宽度)。举例来说，互连结构114可初始地形成为展现大于接触结构110的横向范围的横向范围。互连结构114的初始材料的外侧表面的部分可在一或多个材料去除过程中去除(例如，蚀刻)，使得互连结构114的最终尺寸(例如，最终宽度)相对小于接触结构110的最终尺寸，如参考图1f进一步详细所述。
49.互连结构114可由至少一种导电材料形成并且包含至少一种导电材料，例如以下中的一或多个：金属、合金、导电金属氧化物、导电金属氮化物、导电金属硅化物和经导电掺杂的半导体材料。作为非限制性实例，互连结构114可由以下中的一或多个形成并且包含以下中的一或多个：钨(w)、氮化钨(wny)、镍(ni)、钽(ta)、氮化钽(tany)、硅化钽(tasi
x
)、铂(pt)、铜(cu)、银(ag)、金(au)、铝(al)、钼(mo)、钛(ti)、氮化钛(tiny)、硅化钛(tisi
x
)、氮化钛硅(tisi
x
ny)、氮化钛铝(tial
x
ny)、氮化钼(mon
x
)、铱(ir)、氧化铱(iroz)、钌(ru)、氧化钌(ruoz)和经导电掺杂的硅。在一些实施例中，互连结构114由钨(w)形成并且包含钨(w)。互连结构114可包含与接触结构110基本上相同的材料组成，也可不包含与接触结构110基本上相同的材料组成。
50.在一些实施例中，互连结构114是基本上均匀的。在其它实施例中，互连结构114是不均匀的。例如，衬里材料113可任选地形成于第一隔离材料102和接触结构110中的每一个的暴露表面上或上方。如果存在，衬里材料113可共形地形成于接触结构110的上表面110a及第一隔离材料102的暴露侧表面和上表面上。在一些实施例中，衬里材料113在开口内基本上环绕第一隔离材料102的侧表面(例如，侧壁)。衬里材料113可形成为任何合乎需要的厚度。作为非限制性实例，衬里材料113可形成为在1nm到约10nm范围内的厚度，例如在约1nm到约5nm范围内或在约5nm到约10nm范围内的厚度。在一些实施例中，衬里材料113形成为约4nm的厚度。衬里材料113的厚度可在水平方向(例如，x方向、y方向)和竖直方向(例如，z方向)中的至少一个上沿着其长度为基本上均匀的。
51.互连结构114的衬里材料113可由至少一种导电材料形成并且包含至少一种导电材料。作为非限制性实例，衬里材料113可以是金属材料(例如，过渡金属材料)或金属氮化物材料(例如，过渡金属氮化物材料)，例如以下中的一或多个：tiny、w、wny、tany、co、mo、mony或ru，其中y是整数或非整数。在一些实施例中，衬里材料113包括w。在其它实施例中，衬里材料113包括mo。在又其它实施例中，衬里材料113包括ru。互连结构114的衬里材料113的材料组成可与接触结构110的衬里材料111的材料组成基本上相同或不同。
52.衬里材料113可以使用一或多个常规共形沉积技术形成，例如常规的ald工艺、常规的共形cvd工艺和常规的原地生长工艺中的一或多个。因为衬里材料113是共形地形成
的，所以第一隔离材料102内的开口的一部分可保持基本上不含衬里材料113。因此，衬里材料113形成于开口中，同时没有完全填充第一隔离材料102的开口。在此类实施例中，衬里材料113可紧邻第一隔离材料102的暴露侧表面形成，并且可至少部分地(例如，基本上)覆盖第一隔离材料102的暴露侧表面，但没有完全填充第一隔离材料102内的开口的其余部分(例如，中心部分)。衬里材料113的至少部分可在之后使用一或多种常规的材料去除工艺来去除。例如，初始地形成于第一隔离材料102的上表面上的衬里材料113的水平部分可被去除，而衬里材料113的部分保持在第一隔离材料102的暴露侧表面上。衬里材料113的水平部分可以从接触结构110的上表面110a中去除也可以不去除。
53.在形成衬里材料113(如果存在)之后，填充材料115可形成于衬里材料113的表面上或上方。如图1b中所示，填充材料115可至少部分地(例如，基本上)覆盖衬里材料113的上表面，并从衬里材料113的侧表面(例如，侧壁)之间以及衬里材料113的水平表面上方延伸。换句话说，填充材料115可基本上填充第一隔离材料102内的开口的其余部分(例如，未填充部分)，并且还可形成于衬里材料113的水平表面上方。填充材料115可形成于102内的开口的中心部分中。换句话说，填充材料115可基本上完全填充第一隔离材料102内的开口的中心部分。因此，第一隔离材料102内的开口的中心部分可含有填充材料115，并且可基本上不含衬里材料113。填充材料115可紧邻(例如，直接物理接触)衬里材料113(如果存在)，且衬里材料113可基本上环绕(例如，基本上连续地环绕)填充材料115。在其它实施例中，开口中不存在衬里材料113，并且填充材料115紧邻(例如，直接物理接触)第一隔离材料102，如参考图1g的实施例进一步详细描述。
54.互连结构114的填充材料115可由至少一种导电材料形成并且包含至少一种导电材料，例如以下中的一或多个：金属、合金、导电金属氧化物、导电金属氮化物、导电金属硅化物和经导电掺杂的半导体材料。作为非限制性实例，填充材料115可由以下中的一或多个形成并且包含以下中的一或多个：w、wny、ni、ta、tany、tasi
x
、pt、cu、ag、au、al、mo、ti、tiny、tisi
x
、tisi
x
ny、tial
x
ny、mon
x
、ir、iroz、ru、ruoz和经导电掺杂的硅。在一些实施例中，填充材料115由w形成并且包含w。互连结构114的填充材料115的材料组成可与接触结构110的填充材料112的材料组成基本上相同或不同。
55.在一些实施例中，互连结构114使用例如如上文所描述的pvd工艺或cvd工艺形成。互连结构114的衬里材料113可由配置成增强其填充材料115的形成和导电性的材料形成并且包含所述材料。例如，衬里材料113可由单相材料(例如，β相钨材料或α相钨材料)形成并且包含所述单相材料，并且填充材料115可由另一单相材料(例如，β相钨材料或α相钨材料中的另一个)形成并且包含所述另一单相材料。互连结构114可邻近与接触结构110的上表面110a(例如，在其上、直接在其上)形成(例如，沉积、生长)。在一些实施例中，互连结构114的相位(例如，β相、α相)至少部分地取决于接触结构110的材料的相位(例如，β相、α相)，在实施例中，这包含例如互连结构114的前驱体材料直接在接触结构110上生长。
56.在又其它实施例中，接触结构110和互连结构114中的一或多个使用常规的ald工艺形成。在一些此类实施例中，接触结构110和/或互连结构114形成有包括六氟化钨(wf6)和硅烷(sih4)的前驱体以形成接触结构110和互连结构114。因此，在一些实施例中，接触结构110和互连结构114形成有含卤素的前驱体。在一些此类实施例中，接触结构110和/或互连结构114可包含至少一些卤素(例如，氟)。
57.例如，前驱体材料(例如，半导电衬里材料)可由至少一种半导电材料形成并且包含至少一种半导电材料，例如以下中的一或多个：硅材料、硅锗材料、硼材料、锗材料、砷化镓材料、氮化镓材料和磷化铟材料。作为非限制性实例，前驱体材料可由至少一种硅材料形成并且包含至少一种硅材料。如本文中所使用，术语“硅材料”是指并包含一种包含元素硅或硅化合物的材料。例如，前驱体材料可由一或多个单晶硅和多晶硅形成并且包含一或多个单晶硅和多晶硅。在一些实施例中，前驱体材料包括多晶硅。
58.前驱体材料可至少部分地基于接触结构110和相应互连结构114的所要尺寸而形成为展现合乎需要的尺寸(例如，高度、宽度)，并且可以使用一或多个常规的共形沉积工艺形成，例如常规的共形cvd工艺和常规的ald工艺中的一或多个。在一些实施例中，前驱体材料掺杂(例如，浸渍有)一或多种掺杂剂(例如，化学物质)。经掺杂前驱体材料的掺杂剂可包括促使或促进后续从经掺杂前驱体材料形成钨(例如，β相钨)的材料，如下文进一步详细描述。在一些实施例中，掺杂剂包括至少一种n型掺杂剂，例如磷(p)、砷(ar)、锑(sb)和铋(bi)中的一或多个。在额外实施例中，掺杂剂包括至少一种p型掺杂剂，例如硼(b)、铝(al)和镓(ga)中的一或多个。在其它实施例中，掺杂剂包括以下中的一或多个：碳(c)、氟(f)、氯(cl)、溴(br)、氢(h)、氘(2h)、氦(he)、氖(ne)和氩(ar)。
59.接触结构110和互连结构114的前驱体材料可使用常规工艺(例如，常规的植入工艺、常规的漫射工艺)掺杂有至少一种掺杂剂以形成经掺杂前驱体材料，这在本文中不进行详细地描述。作为非限制性实例，可以将一或多种含磷物质(例如，磷原子、含磷分子、磷化离子、含磷离子)植入到前驱体材料中以形成经掺杂前驱体材料。例如，含磷物质可包括磷化离子(p
3-)。作为另一非限制性实例，可以将一或多种含砷物质(例如，砷原子、含砷分子、砷离子、含砷离子)植入到前驱体材料中以形成经掺杂前驱体材料。例如，含砷物质可包括砷离子(as
3
)。在一些实施例中，在掺杂剂植入之后，经掺杂前驱体材料内的掺杂剂数量在约0.001原子％到约10原子％范围内。接触结构110和/或互连结构114的经掺杂前驱体材料的各个部分可单独地在其半导电材料内展现基本上均匀分布的掺杂剂，也可单独地在其半导电材料内展现不均匀分布的掺杂剂。
60.之后，经掺杂前驱体材料的部分可转换成包含钨和经掺杂前驱体材料的掺杂剂的接触结构110和/或互连结构114。相比于未掺杂半导电材料，转换过程可相对快速地将包含分散于其中的掺杂剂的经掺杂前驱体材料的半导电材料(例如，硅材料，如多晶硅)的部分转换成钨。
61.接触结构110和/或互连结构114(例如，统称为
‘
结构’)中的至少一些钨可包括β相钨。β相钨具有亚稳定的a15立方结构。β相钨的粒子可展现总体为柱状的形状。包含在结构内的钨可能仅以β相存在，也可以β相和阿尔法(α)相存在。如果存在，α相钨具有亚稳定的体心立方结构。α相钨的粒子可展现总体等长的形状。如果结构包含β相钨和α相钨，那么包含在结构中的β相钨的数量可与包含在结构中的α相钨的数量不同，也可与包含在结构中的α相钨的数量基本上相同。在一些实施例中，包含在结构中的β相钨的数量大于包含在结构中的α相钨的数量。例如，包含在结构中的至少大部分(例如，大于50％，如大于或等于约60％、大于或等于约70％、大于或等于约80％、大于或等于约90％、大于或等于约95％或大于或等于约99％)的钨可以β相存在。
62.包含在结构中的掺杂剂可与包含在用于形成结构的经掺杂前驱体材料中的掺杂
剂基本上相同。例如，用于形成结构的掺杂剂(例如，n型掺杂剂、p型掺杂剂、其它掺杂剂)可在其形成之后存在于结构中。在一些实施例中，结构包含掺杂有as和p中的一或多个的β相钨。结构的掺杂剂可支持(例如，促进、增强)结构的β相钨的稳定性。
63.结构(例如，互连结构114、接触结构110)可展现其掺杂剂的基本均匀分布，也可展现其掺杂剂的不均匀分布。结构内的掺杂剂分布可与经掺杂前驱体材料内的掺杂剂分布基本上相同，也可与其不同。
64.结构可通过用一或多种化学物质处理经掺杂前驱体材料促进半导电材料(例如，硅材料)转换成钨(例如，β相钨、α相钨)来形成。作为非限制性实例，如果经掺杂前驱体材料包括经掺杂硅材料，如经掺杂多晶硅，那么经掺杂前驱体材料可经六氟化钨(wf6)处理以形成结构。经掺杂前驱体材料的硅(si)可与wf6反应以产生钨(w)和四氟化硅(sif4)。所产生的sif4作为气体被去除。所产生的w保持有经掺杂前驱体材料的掺杂剂以形成结构。例如，经掺杂前驱体材料可在处约200℃到约500℃范围内的温度下使用常规的cvd设备经wf6处理。
65.互连结构114可配置成定位在接触结构110上方(例如，与其直接竖直对准)，使得互连结构114和接触结构110中的每一个的外侧表面的至少一部分彼此对准。换句话说，互连结构114和接触结构110中的每一个的外侧表面沿着其至少一侧可为导电材料的细长连续部分。在额外实施例中，互连结构114不与接触结构110对准，使得互连结构114和接触结构110的侧表面沿着其所有侧都不彼此对准。如图1b中所示，互连结构114可横向偏移(例如，偏心或错开定位)，以便促进与接触结构110的电连接。换句话说，互连结构114的竖直中心线相对于接触结构110的竖直中心线偏心定位。
66.参考图1c，导电材料116可形成于第一隔离材料102的上表面和互连结构114的上表面114a上或上方。导电材料116可使用一或多个常规的沉积工艺形成，例如常规的ald工艺、常规的cvd工艺和常规的pvd工艺中的一或多个。例如，导电材料116可形成为在第一隔离材料102的上表面上方和互连结构114的上表面114a上方展现基本上连续的平坦材料表面。换句话说，导电材料116可形成为材料的基本连续部分，没有间隔，也没有形成于第一隔离材料102中的开口(例如，沟槽)中。导电材料116可以是基本上平坦的，并且可以展现在之后形成的导电线的所要厚度，如参考图1d更详细描述。通过将导电材料116初始地形成为导电材料的连续部分，之后形成的导电线(例如，数据线、位线)可在不使用一或多种镶嵌工艺(例如，单镶嵌工艺或双镶嵌工艺)的情况下形成。
67.导电材料116可由导电材料形成并且包含导电材料，例如以下中的一或多个：钨、钛、镍、铂、铑、钌、铱、铝、铜、钼、银、金、金属合金、含金属材料(例如，金属氮化物、金属硅化物、金属碳化物、金属氧化物)、包含氮化钛(tin)、氮化钽(tan)、氮化钨(wn)、氮化钛铝(tialn)、氧化铱(iro
x
)、氧化钌(ruo
x
)中的一或多个的材料、其合金、经导电掺杂的半导体材料(例如，经导电掺杂的硅、经导电掺杂的锗、经导电掺杂的硅锗)、多晶硅，以及展现电导率的其它材料。在一些实施例中，导电材料116包括包含以下中的一或多个的材料：钛、钌、铝和钼，同时基本上不含(例如，基本上不存在)钨。在一些此类实施例中，导电材料116可包含用于形成导电材料116的前驱体材料(例如，氯、碳、氧)的至少一些原子。导电材料116可包含也可不包含与互连结构114和/或接触结构110基本上相同的材料组成。
68.返回参考图1c，介电材料118可形成于导电材料116的上表面上或上方。介电材料118可在共同(例如，集体、相互)暴露于第一蚀刻剂期间相对于导电材料116和/或之后形成
的材料选择性地蚀刻，并且导电材料116和/或之后形成的材料可在共同暴露于不同的第二蚀刻剂期间相对于介电材料118选择性地蚀刻。
69.在一些实施例中，介电材料118还充当掩模材料(例如，掩模、抗蚀剂材料、抗反射涂层)。介电材料118在本文中还可称为硬掩模。作为非限制性实例，介电材料118可由以下中的至少一个形成并且包含以下中的至少一个：非晶碳、硅、氧化硅、氮化硅、碳氧化硅、氧化铝和氮氧化硅。在一些实施例中，介电材料118由至少一种介电氧化物材料(例如，sio2和alo
x
中的一或多个)形成并且包含至少一种介电氧化物材料。在其它实施例中，介电材料118由siny形成并且包含siny。介电材料118可以是均匀的(例如，可包含单个材料)，也可以是不均匀的(例如，可包含包含至少两种不同材料的堆叠)。介电材料118可以使用一或多个常规工艺(例如，常规的沉积工艺)和常规处理设备来形成，这在本文中不进行详细地描述。例如，介电材料118可沉积(例如，通过cvd、pvd、ald、旋涂中的一或多个)在导电材料116的上表面上方。在一些实施例中，介电材料118形成为具有大于由介电材料118形成的介电结构124(图1d)的最终高度的初始高度，以便在后续处理动作之后实现其各个部分(例如，各个结构)的所要高度，如下文进一步详细描述。
70.接下来参考图1d，微电子装置结构100可经图案化以形成具有在第二方向(例如，y方向)上延伸的细长部分的开口120。开口120可竖直延伸(例如，沿z方向)穿过介电材料118(图1c)、导电材料116(图1c)和第一隔离材料102的至少一部分中的每一个。例如，开口120可通过将开口的图案和介电材料118的特征传递到上覆于第一隔离材料102的导电材料116中来形成。经图案化介电材料118可用于通过一或多个蚀刻过程(例如，单个蚀刻过程)选择性地去除(例如，选择性地蚀刻、选择性地干式蚀刻)下伏材料以形成开口120。开口120可形成为具有所要深度，所述所要深度可至少部分地基于将通过微电子装置结构100的后续处理形成的气隙的所要高度而选定，如下文参考图1e进一步详细描述。
71.在一些实施例中，介电材料118(图1c)、导电材料116(图1c)和第一隔离材料102中的每一个的部分通过例如在一或多个材料去除过程中将相应材料暴露于湿式蚀刻和/或干式蚀刻化学反应而去除。开口120的形成可用于将导电材料116分成各个部分以形成具有在第二方向上延伸的细长部分的导电结构122(例如，导电线、数据线、位线)，并用于将介电材料118分成各个部分(例如，段)以形成上覆于导电结构122且具有在第二方向上延伸的细长部分的介电结构124。导电结构122包含竖直邻近于介电结构124的上表面122a和竖直邻近于第一隔离材料102的下表面122b。因此，开口120可水平邻近于介电结构124、导电结构122和第一隔离材料102的部分中的每一个而定位。开口120的形成还可在下伏于导电结构122的第一隔离材料102的剩余部分之间水平插入(例如，沿x方向)到段108中。换句话说，竖直邻近于(例如，下伏于)导电结构122且在两个横向侧上(例如，在y方向上)被开口120分隔开的第一隔离材料102的剩余部分被指定为第一隔离材料102的段108，如图1d中所示。通过控制所进行的材料去除量，开口120可延伸到第一隔离材料102的一部分中，促进后续气隙132(图1e)邻近于介电结构124、导电结构122和第一隔离材料102的段108的形成，如下文进一步详细描述。
72.为了形成开口120，微电子装置结构100(处于图1d中描绘的处理阶段)可安置在常规的半导体工具(例如，材料去除装置、蚀刻装置的单个腔室)中。微电子装置结构100可使用常规工艺(例如，旋转涂布工艺、喷涂工艺、浸渍涂布工艺、蒸汽涂布工艺、浸泡工艺、其组
合)和常规处理设备暴露于一或多种蚀刻剂，这在本文中不进行详细地描述。开口120的总深度可基本上对应于介电材料118的最终高度加上导电材料116的高度加上第一隔离材料102的段108的高度。类似地，气隙132的高度可基本上对应于介电结构124的高度加上导电结构122的高度加上第一隔离材料102的段108的高度。因为介电材料118(图1c)的厚度可以在开口120形成期间由于所述一或多个材料去除动作而减小，介电材料118可初始地形成为具有大于由介电材料118形成的介电结构124的最终高度的初始高度(例如，厚度)，以便实现介电结构124的所要高度。
73.形成开口120包含在先前参考图1c描述的处理阶段之后对微电子装置结构100进行减材图案化以形成在第二方向(例如，y方向)上延伸的导电结构122、上覆于导电结构122的介电结构124以及下伏于导电结构122的段108。例如，开口120可通过提供包含抗蚀剂、硬掩模和抗反射涂层中的一或多个的蚀刻掩模图案来形成。举例来说，抗蚀剂可通过光刻工艺进行图案化，并且图案可以传递到下伏硬掩模和/或抗反射层中。替代性光刻技术也是可能的，包含不利用硬掩模层的工艺。如果包含一或多个硬掩模层，那么抗蚀剂在下伏材料蚀刻期间可在使用硬掩模之前去除。因此，蚀刻掩模图案可在图案传递到下伏材料中时由抗蚀剂和/或硬掩模层提供。在一些情况下，蚀刻掩模图案阻挡了被掩模图案覆盖的区域，以便保护下伏材料不被蚀刻(例如，湿式或干式)，同时蚀刻掩模图案暴露不被掩模图案覆盖的区域以蚀刻待蚀刻材料的暴露区。
74.在一些实施例中，减材图案化工艺包含在常规半导体工具(例如，材料去除装置、蚀刻装置)的单个腔室中进行的一或多个(例如，单个)材料去除动作。因为开口120可通过单个蚀刻动作穿过介电材料118、导电材料116和第一隔离材料102形成，所以开口120邻近于(横向邻近于)介电结构124、导电结构122和第一隔离材料102的段108在竖直方向上延伸。通过使用减材工艺，开口120和导电结构122可在不使用一或多种镶嵌工艺且不形成邻近于(例如，下伏于)导电结构122的额外材料(例如，为了促进镶嵌工艺会需要此过程)的情况下形成。常规的装置结构通常包含位于常规导电线(例如，位线)和常规隔离材料(例如，氧化物材料)之间的另一材料，例如蚀刻终止材料(例如，氮化物材料)。此类氮化物材料通常邻近于常规形成的位线通孔定位，并且可以表征为所谓的“氮化物蚀刻终止”材料，所述材料包含不同于接触结构110的衬里材料111的材料组成的材料组成。根据本公开的实施例，互连结构114可横向邻近于第一隔离材料102(例如，氧化物材料)形成，但不横向邻近于氮化物材料。因此，使用减材图案化工艺形成微电子装置结构100的开口120和导电结构122通过以下提供了对常规工艺(例如，单镶嵌工艺)的改进：促进用单个过程动作将开口120形成为所要深度，由此去除了过程动作，同时避免了对额外隔离材料(例如，氮化物材料)的不必要浪费。互连结构114可位于接触结构110和导电结构122正中间，并以操作方式与它们耦合。
75.在一些实施例中，互连结构114的部分在减材图案化工艺期间去除。在此类实施例中，介电结构124和/或导电结构122使用所谓的“辅助自对准”工艺形成为与下伏导电材料(例如，互连结构114)自对准。因此，介电结构124和导电结构122可位于互连结构114上方(例如，与其直接竖直对准)，使得介电结构124、导电结构122和互连结构114中的每一个的外侧表面之一彼此竖直对准。换句话说，介电结构124、导电结构122和互连结构114中的每一个的外侧表面可沿着其至少一侧直接竖直对准。替代地或另外，互连结构114中的至少一
些外侧表面可邻近于第一隔离材料102的第一残余部分126(例如，剩余部分)，所述第一残余部分在第一方向(例如，x方向)上横向邻近于互连结构114和开口120(例如，在它们之间)。
76.开口120可从介电结构124的上表面竖直延伸到第一隔离材料102，而不延伸到接触结构110的上部竖直边界(例如，上表面110a)。因此，互连结构114的外侧表面的下部部分可横向邻近于第一隔离材料102的第二残余部分128(例如，剩余部分)，所述第二残余部分在竖直方向(例如，z方向)上竖直邻近于导电结构122和接触结构110的上表面110a(例如，在它们之间)定位。换句话说，第一隔离材料102的剩余部分(例如，第一残余部分126和第二残余部分128)可在接触结构110的上表面110a和互连结构114附近形成第一隔离材料102的“l形”结构，并在至少两个连续侧上界定至少一些开口120。第一残余部分126和第二残余部分128可保护接触结构110和互连结构114不经受之后进行的过程动作，例如材料去除动作。
77.各个导柱结构104以及对应的各个接触结构110和各个互连结构114与单个(例如，仅一个)导电结构122相关联。为了清楚起见且为了容易理解附图和相关联的描述，图1d中不存在额外导柱结构104以及对应的各个接触结构110和各个互连结构114。换句话说，从图1d的角度看(例如，在y方向上)，每一组四(4)个导柱结构104中的三(3)个额外导柱结构104中的每一个定位得比页面深一半间距，并且与每一组四(4)个导电结构122中的三(3)个导电结构122相关联。但是，本公开不限于此，并且可以预期导柱结构104、接触结构110、互连结构114和导电结构122的额外配置。
78.接下来参考图1e，第二隔离材料130可形成于介电结构124的暴露上表面上或上方，并且可覆盖开口120(图1d)和介电结构124。第二隔离材料130的一部分可形成于开口120中，例如在介电结构124、导电结构122和段108的侧壁上。但是，开口120的大部分体积可基本上不含第二隔离材料130。第二隔离材料130可在开口120的顶端附近形成以密封其中的中心部分中的未填充空间，从而在开口120的中心部分内形成气隙132(例如，空隙、未填充体积)中的一或多个。在一些实施例中，气隙132中的至少一些包含气体材料(例如，空气、氧气、氮气、氩气、氦气或其组合)。在其它实施例中，气隙132包含真空(例如，完全不含物质的空间)。气隙132部分地由开口120内和邻近于开口120(例如，在其上方)的第二隔离材料130的部分界定。气隙132的上表面由开口120上方的第二隔离材料130的下表面界定。气隙132的下表面由开口120内的第一隔离材料102的表面界定，例如在开口120的底部处的第一隔离材料102的水平表面。气隙132的侧壁由开口120内(例如在介电结构124、导电结构122和第一隔离材料102的段108的侧壁上)的第二隔离材料130界定。如图1f中更详细地示出，气隙132具有从介电结构124的上表面延伸到在开口120的底部处的第一隔离材料102的表面的高度h3。
79.气隙132横向邻近于介电结构124、导电结构122和第一隔离材料102的第一残余部分126。例如，气隙132横向邻近于导电结构122，其中气隙132的一部分延伸到横向邻近的导电结构122(例如，横向邻近于介电结构124)的上表面122a的平面上方，且气隙132的一部分延伸到横向邻近的导电结构122(例如，横向邻近于互连结构114和/或第一隔离材料102的段)的下表面122b的平面下方。换句话说，一或多个(例如，单个)气隙132在横向相邻的导电结构122之间延伸，其中气隙132的竖直范围超过(例如，竖直高于和竖直低于)导电结构122的竖直范围。因为气隙132的一部分延伸到气隙132的中点上方且气隙132的一部分延伸到
导电结构122的气隙132的中点下方，所以气隙132可横向插入于邻近的导电结构122之间，并且可在竖直方向上展现出相对大于导电结构122的高度的高度，如参考图1f更详细描述。
80.气隙132可形成于开口120(图1d)的中心部分中并且在第二隔离材料130形成之后基本上延伸穿过开口120的高度。气隙132的细长部分可在第二方向(例如，y方向)上延伸，其中气隙132的至少一部分紧邻导电结构122定位。此外，气隙132可与接触结构110的至少一部分直接竖直对准，使得气隙132的至少部分位于接触结构110的部分正上方(例如，与其竖直对准)。在一些情况下，气隙132可用作具有约为1的介电常数(k)的绝缘体材料。气隙132可限制电容(例如，寄生电容、杂散电容)，并增大横向相邻的导电结构122之间的短路容限，还可减少它们之间的串扰。
81.在一些实施例中，第二隔离材料130的部分形成于开口120(图1d)内且邻近于介电结构124、导电结构122和/或第一隔离材料102的段108的侧表面(例如，侧壁)。第二隔离材料130还可接触在开口120的底部部分内的第一隔离材料102的表面。换句话说，第二隔离材料130的至少部分可形成于开口120中且邻近于(例如，横向邻近于)介电结构124和第一残余部分126，如图1e中所示。因此，在一些实施例中，第二隔离材料130的至少一部分横向邻近于第一隔离材料102。在其它实施例中，至少一些(例如，每一个)开口120基本上不含(例如，基本上不存在、基本上完全不含)第二隔离材料130，使得第二隔离材料130的下部竖直边界处于或高于介电结构124的上表面，同时第二隔离材料130中的任一个都不位于开口120内。气隙132可配置成(例如，大小设定为、成形为等)减少邻近导电结构122之间的寄生(例如，杂散)电容。在一些实施例中，气隙132在至少一个水平方向(例如，x方向)上展现基本上为矩形的轮廓，例如当开口120不含第二隔离材料130时。在其它实施例中，气隙132展现基本上为盘状的轮廓，例如“v形”轮廓或“u形”轮廓，在实施例中包含开口120内的第二隔离材料130的部分。在又其它实施例中，例如，气隙132展现基本上为锥形(例如，平截头体、倒平截头体、基本上为y形)的轮廓或所谓的“沙漏”(例如，凹状弓曲)轮廓。
82.第二隔离材料130可由至少一种介电材料形成并且包含至少一种介电材料，例如以下中的一或多个：至少一种介电氧化物材料(例如，sio
x
、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅玻璃、氟硅酸盐玻璃、alo
x
、hfo
x
、nbo
x
、tio
x
、zro
x
、tao
x
和mgo
x
中的一或多个)、至少一种介电氮化物材料(例如，siny)、至少一种介电氮氧化物材料(例如，sio
x
ny)、至少一种介电碳氧氮化物材料(例如，sio
xcz
ny)和非晶碳。在一些实施例中，第二隔离材料130由sio2形成并且包含sio2。在其它实施例中，第二隔离材料130由低k介电材料形成并且包含低k介电材料。第二隔离材料130可包含与第一隔离材料102的所述至少一种介电材料(例如，交替材料堆叠中的绝缘结构)基本上相同的材料组成，也可不包含所述材料组成。第二隔离材料130可以是基本上均匀的，或第二隔离材料130可以是不均匀的。如果第二隔离材料130不均匀，那么包含在第二隔离材料130中的一或多个元素的数量可贯穿第二隔离材料130的不同部分逐步变化(例如，突然改变)，或者可连续变化(例如，逐渐改变，例如线性、概率性地改变)。在一些实施例中，第二隔离材料130是基本上均匀的。在其它实施例中，第二隔离材料130是不均匀的。例如，第二隔离材料130可由至少两种不同介电材料的堆叠(例如，层合物)形成并且包含所述堆叠。
83.第二隔离材料130可使用获得气隙132的常规工艺(例如，以下中的一或多个：常规的沉积工艺，如旋涂、厚层式涂覆、cvd和pvd；常规的材料去除工艺，如常规的cmp工艺)和常
规处理设备来形成，这在本文中不进行详细地描述。例如，第二隔离材料130可使用一或多个常规的非共形沉积工艺(例如，至少一种常规的非共形pvd工艺)形成于介电结构124的暴露表面的部分上或上方。之后，第二隔离材料130可经受至少一种常规的平坦化工艺(例如，至少一种常规的cmp工艺)以促进或增强第二隔离材料130的上部边界(例如，上表面)的平面度。介电结构124可在第二隔离材料130形成之后保持在微电子装置结构100中，以便促进气隙132邻近于导电结构122形成。通过在减材图案化过程期间使用介电结构124的介电材料118(图1c)作为掩模并通过允许气隙132邻近于导电结构122形成，介电结构124通过允许微电子装置结构100使用比常规装置结构更少的过程动作和更少的材料来形成而服务于超过一个(例如，双重)目的。
84.图1f是图1e的微电子装置结构100的一部分的放大视图。如图1f中所示，各个气隙132可包含上部部分132a、中心部分132b(例如，中点)和下部部分132c。出于说明性目的，上部部分132a与下部部分132c通过中心部分132b分隔开。中心部分132b可横向邻近于导电结构122的竖直中点134(例如，在竖直方向上的中间点)，其中相对于导电结构122的竖直中点134，气隙132的一部分延伸到气隙132的中心部分132b上方，且气隙132的一部分延伸到气隙132的中心部分132b下方。在一些实施例中，上部部分132a和下部部分132c的高度基本上相同，使得气隙132的上部部分132a在竖直方向上的高度基本上相同于(例如，基本上等于)气隙132的下部部分132c在竖直方向上的高度。
85.尽管微电子装置结构100在图1f中示出为包括气隙132的上部部分132a和下部部分132c相对于导电结构122的竖直中点134的特定(例如，对称)定向，但是此类布置仅出于说明性目的而示出，并且可以考虑微电子装置结构100的包含气隙132的上部部分132a和下部部分132c相对于导电结构122的竖直中点134的其它(例如，不对称)定向的任何配置。例如，上部部分132a和下部部分132c可在中心部分132b上方和下方延伸不相等高度，使得至少一些气隙132的上部部分132a的高度不同于(例如，基本上不等于)下部部分132c的高度。例如，在至少一些气隙132中，上部部分132a的高度可大于或替代地小于下部部分132c的高度。气隙132的上部部分132a和下部部分132c相对于中心部分132b的高度可至少部分地依据介电结构124在中心部分132b上方的高度和第一隔离材料102内的开口120的高度。气隙132的竖直定向可定制(例如，选定)以满足特定装置结构的设计准则。
86.导电结构122的导电材料116(图1c)可形成为具有所要高度h1。导电材料116的高度h1可至少部分地基于导电结构122的所要高度而选择。作为非限制性实例，导电结构122的高度h1可在约5nm到约50nm范围内，例如约5nm到约10nm、约10nm到约20nm、约20nm到约30nm、约30nm到约40nm或约40nm到约50nm。
87.介电结构124的介电材料118(图1c)可形成为具有所要高度h2。如上文参考图1d所描述，介电材料118可初始地形成为具有较大高度，以便实现介电结构124的所要高度h2。介电结构124的高度h2可至少部分地基于导电结构122和要通过微电子装置结构100的后续处理形成于介电结构124上或上方的额外结构之间的所要竖直偏移(例如，在z方向上)。介电结构124的高度h2可至少部分地基于位于邻近的导电结构122之间且延伸到中心部分132b上方的气隙132的所要高度而选择。作为非限制性实例，介电结构124的高度h2可在约5nm到约50nm范围内，例如约5nm到约10nm、约10nm到约20nm、约20nm到约30nm、约30nm到约40nm或约40nm到约50nm。在一些实施例中，介电结构124的高度h2基本上等于导电结构122的高度
h1。
88.如上文参考图1e所描述，气隙132横向邻近于导电结构122，其中气隙132的上部部分132a延伸到横向邻近的导电结构122(例如，横向邻近于介电结构124)的上表面122a的平面上方，并且气隙132的下部部分132c延伸到横向邻近的导电结构122(例如，横向邻近于互连结构114和/或第一隔离材料102的段108)的下表面122b的平面下方，而不横向邻近于接触结构110。因此，各个气隙132的上部部分132a横向邻近于介电结构124且横向邻近于导电结构122的上部部分延伸(例如，延伸到其竖直中点134上方)，并且下部部分132c横向邻近于互连结构114和/或第一隔离材料102的段108且横向邻近于导电结构122的下部部分延伸(例如，延伸到其竖直中点134下方)。开口120可形成为具有所要高度h3。开口120的高度h3可至少部分地基于形成于其中的气隙132的所要高度而选择。在一些实施例中，气隙132的高度h3对应于开口120的高度h3。作为非限制性实例，开口120的高度h3以及因此气隙132的高度h3可在约30nm到约200nm范围内，例如约30nm到约50nm、约50nm到约100nm、约100nm到约150nm或约150nm到约200nm。在一些实施例中，气隙132的高度h3在约50nm到约100nm范围内。
89.气隙132的高度h3可相对大于导电结构122的高度h1和介电结构124的高度h2。气隙132的高度h3可相对大于导电结构122的高度h1和介电结构124的高度h2的组合高度，如图1f中所示。在一些实施例中，开口120具有在约5:1到约40:1范围内的深宽比(例如，高深宽比(har))，例如在约5:1和约10:1和之间、在约10:1和约20:1之间或在约20:1和约40:1之间。开口120的高度h3以及因此气隙132的高度h3可相对小于微电子装置结构100内的接触结构110的深度d1。深度d1可对应于介电结构124的上表面和接触结构110的上表面110a之间的距离(例如，在z方向上)，使得第一隔离材料102中的至少一些(例如，其第二残余部分128)在气隙132和接触结构110的上表面110a之间延伸。换句话说，第二残余部分128将气隙132与接触结构110的上表面110a分隔开。
90.仍然参考图1f，互连结构114可形成为各自具有宽度w1(例如，在x方向上的水平尺寸)，并且接触结构110可形成为各自具有大于互连结构114的宽度w1的宽度w2(例如，从其上表面110a获得)。作为非限制性实例，互连结构114的宽度w1可在约10nm到约100nm范围内，例如约10nm到约20nm、约20nm到约30nm、约30nm到约50nm或约50nm到约100nm，并且接触结构110的宽度w2可在约20nm到约200nm范围内，例如约20nm到约50nm、约50nm到约100nm或约100nm到约150nm，或约150nm到约200nm。在一些实施例中，互连结构114的宽度w1在约10nm到约50nm范围内，且接触结构110的宽度w2在约50nm到约150nm范围内。
91.开口120以及因此气隙132(例如，在其最大水平范围处)可形成为各自具有宽度w3，并且导电结构122可形成为各自具有相对小于气隙132的宽度w3的宽度w4。作为非限制性实例，气隙132的宽度w3可在约10nm到约100nm范围内，例如约10nm到约20nm、约20nm到约30nm、约30nm到约50nm或约50nm到约100nm，并且导电结构122的宽度w4可在约10nm到约100nm范围内，例如约10nm到约20nm、约20nm到约30nm、约30nm到约50nm或约50nm到约100nm。在一些实施例中，气隙132的宽度w3在约20nm到约100nm范围内，且导电结构122的宽度w4在约10nm到约60nm范围内。此外，例如，气隙132的宽度w3可在比导电结构122的宽度w4大约1％到约500％(例如，约10％到约250％、约25％到约125％、约50％到约100％)范围内。在其它实施例中，导电结构122的宽度w4大于或替代地基本上等于气隙132的宽度w3。
92.此外，水平邻近的导电结构122之间的间距136可在约20nm到约200nm范围内，例如约20nm到约50nm、约50nm到约100nm或约100nm到约200nm。间距136包含对应于导电结构122的宽度w4的第一宽度136a和对应于气隙132的宽度w3的第二宽度136b。在一些实施例中，线宽:空间宽度的比率(例如，导电结构122的宽度与气隙132的宽度的比率)小于一(1)。换句话说，导电结构122的宽度w4相对小于气隙132的宽度w3。换句话说，导电结构122在至少一个水平方向上(例如，在x方向上)的横向范围是开口120的横向范围的一部分，并因此气隙132的横向范围的一部分。在一些实施例中，线:空间比率(例如，w4:w3比率)基本上均等(例如，1:1)。在其它实施例中，线:空间比率大于1:1(例如，60:40、70:30或80:20)。线:空间比率可定制成具有导电结构122的宽度w4和气隙132的宽度w3之间的所要值，这可至少部分地基于微电子装置结构100的设计要求来选择。
93.继续参考图1f以及图1e，微电子装置结构100可包含在导柱结构104的导电插塞结构106上或上方的接触结构110，并且包含在接触结构110上或上方的互连结构114，如上文参考图1a和1b所描述。微电子装置结构100还可包含在互连结构114上或上方的导电结构122，并包含在导电结构122上或上方的介电结构124，如上文参考图1c和1d所描述。接触结构110可与互连结构114接触(例如，直接物理接触)，并且互连结构114可与导电结构122接触(例如，直接物理接触)。因此，导电结构122可通过互连结构114和接触结构110与导柱结构104电接触。导电结构122、互连结构114和接触结构110可包含配制成降低至少一些导电结构的电阻率以便在邻近的导电结构内和之间提供增大的导电性的一或多个材料组成。
94.在图1f的实施例中，导电结构122可具有不同于互连结构114和接触结构110中的每一个的材料组成的材料组成。例如，导电结构122可包括包含以下中的一或多个的材料：钛、钌、铝和钼，并且互连结构114和接触结构110中的至少一个(例如，每一个)由钨形成并且包含钨。
95.此外，导电结构122可包含单相材料(例如，β相材料或α相材料)。导电结构122(例如，数据线、位线)可由导电材料形成并且包含导电材料，例如以下中的一或多个：钨、钛、镍、铂、铑、钌、铱、铝、铜、钼、银、金、金属合金、含金属材料(例如，金属氮化物、金属硅化物、金属碳化物、金属氧化物)、包含氮化钛(tin)、氮化钽(tan)、氮化钨(wn)、氮化钛铝(tialn)、氧化铱(iro
x
)、氧化钌(ruo
x
)中的一或多个的材料、其合金、经导电掺杂的半导体材料(例如，经导电掺杂的硅、经导电掺杂的锗、经导电掺杂的硅锗)、多晶硅以及展现电导率的其它材料。在一些实施例中，导电结构122包括包含以下中的一或多个的材料：钛、钌、铝和钼，但基本上不含(例如，基本上不存在)钨。在一些此类实施例中，导电结构122包含用于形成导电结构122的前驱体材料(例如，氯、碳、氧)的至少一些原子。因此，导电结构122可基本上不含(例如，基本上不存在)用于形成钨的含卤素前驱体(例如，氟)，并且互连结构114和/或接触结构110可基本上不含(例如，基本上不存在)用于形成不含钨材料(例如，钛、钌、铝或钼)的额外前驱体(例如，氯、碳、氧)。
96.因此，导电结构122可具有不同于互连结构114和接触结构110中的每一个的材料组成的材料组成。接触结构110和互连结构114可包括钨，其展现不同于导电结构122的材料的性质。例如，接触结构110和互连结构114中的每一个可展现不同粒度、不同电性质以及比导电结构122更少的杂质。在一些实施例中，接触结构110和/或互连结构114的至少部分包括粒度大于导电结构122的材料的粒度的钨。因为材料的粒度可至少部分地基于材料的厚
度(例如，高度)，所以导电结构122可展现在导电结构122的厚度的约0.1倍到约10倍范围内的粒度。在一些实施例中，接触结构110和/或互连结构114展现比导电结构122低的电阻率。因此，在一些实施例中，互连结构114和/或接触结构110展现比导电结构122大的导电性。导电结构122可由定制成用于减少(例如，最大程度地减少)可在导电结构122形成期间出现的空隙的材料形成并且包含所述材料。因为材料的电阻率可至少部分地基于材料的厚度(例如，高度)，所以在一些情况下，例如当导电结构122的厚度减小时，导电结构122可展现比接触结构110和/或互连结构114低的电阻率。
97.所属领域的技术人员将了解，根据本公开的额外实施例，上文关于图1a到1f所描述的特征和特征配置可用于不同微电子装置(例如，不同存储器装置)的设计需要。作为非限制性实例，根据本公开的额外实施例，图1g示出形成具有不同于微电子装置结构100的配置的微电子装置结构的方法的简化部分横截面图。贯穿剩余的描述和附图，功能类似的特征(例如，结构、装置)用类似参考标号指代。为避免重复，剩余图(包含图1g)中所示的特征并非全部都在本文中详细地描述。相反，除非下文另外描述，否则由先前描述的特征(不管先前描述的特征是在当前段落之前先描述的还是在当前段落之后先描述的)的附图标记表示的特征应理解为基本上类似于所述先前描述的特征。
98.图1g示出微电子装置结构100
′
的简化部分横截面图。在图1g中描绘的处理阶段处，微电子装置结构100
′
可基本上类似于处于图1e中描绘的处理阶段的微电子装置结构100。此外，图1g是图1e的微电子装置结构100的一部分的放大视图。
99.图1g的微电子装置结构100
′
可包含在导柱结构104(图1e)的导电插塞结构106(图1e)上或上方的接触结构110，并且包含在接触结构110上或上方的互连结构114，如同图1f的先前实施例。微电子装置结构100
′
还可包含在互连结构114上或上方的导电结构122，并且包含在导电结构122上或上方的介电结构124。接触结构110可与互连结构114接触(例如，直接物理接触)，并且互连结构114可与导电结构122接触(例如，直接物理接触)。因此，导电结构122可通过互连结构114和接触结构110与导柱结构104(图1e)电接触。但是，在图1g的实施例中，导电结构122可具有与互连结构114的材料组成基本上相同的材料组成。在一些此类实施例中，导电结构122和互连结构114中的每一个具有不同于接触结构110的材料组成的材料组成。例如，导电结构122和互连结构114可各自包括包含以下中的一或多个的材料：钛、钌、铝和钼，并且接触结构110可包括钨。在一些实施例中，导电结构122和互连结构114中的每一个包括包含以下中的一或多个的材料：钛、钌、铝和钼，但基本上不含(例如，基本上不存在)钨。在一些此类实施例中，导电结构122和互连结构114可各自包含用于形成导电结构122和互连结构114的前驱体材料(例如，氯、碳、氧)的至少一些原子。因此，导电结构122和互连结构114可各自基本上不含(例如，基本上不存在)用于形成钨的含卤素前驱体(例如，氟)，并且接触结构110可基本上不含(例如，基本上不存在)用于形成不含钨材料(例如钛、钌、铝或钼)的额外前驱体(例如，氯、碳、氧)。
100.接触结构110和/或互连结构114可在相应的接触开口和第一隔离材料102内的开口内生长、沉积(例如，通过ald、cvd、脉冲cvd、金属有机cvd、pvd)，如同图1f的先前实施例。但是，在图1g的实施例中，互连结构114可包含与导电结构122的材料组成(例如，单相材料)基本上相同的材料组成，但在第一隔离材料102的开口内不包含衬里材料113(图1f)。此外，导电结构122的下表面122b和互连结构114的上表面114a之间可能不存在可轻易辨别的物
理交接面，如图1g中所示。在一些实施例中，导电结构122在互连结构114的形成期间形成。例如，导电结构122的形成可基本上与互连结构114的形成同时进行以便简化制造过程。因此，导电结构122、互连结构114和接触结构110可包含配制成降低至少一些导电结构的电阻率以便在邻近的导电结构内和之间提供增大的导电性的一或多个材料组成。
101.如上文所描述，形成图1f的实施例的微电子装置结构100以包含由第一材料组成(例如，钛、钌、铝和钼)形成的导电结构122及由不同的第二材料组成(例如，钨)形成的接触结构110和互连结构114或替代地形成图1g的实施例的微电子装置结构100
′
以包含由第一材料组成(例如，钛、钌、铝和钼)形成的导电结构122和互连结构114及由不同的第二材料组成(例如，钨)形成的接触结构110可促进微电子装置结构100、100
′
的性能改进。
102.例如，邻近结构(例如，导电结构122以及接触结构110和/或互连结构114)的不同材料可提供导电材料的经减小电阻率(例如，电阻水平)。在一些实施例中，导电材料展现的电阻可比3d nand结构的常规结构的导电材料的电阻小约1％到约50％或更高百分比。例如，在常规的导电结构可展现约13ω
·
μm的电阻时，本公开的实施例的导电结构可展现约5ω
·
μm的电阻。可在不迫使邻近结构的间距或临界尺寸(cd)增大的情况下实现较低电阻。因此，可以实现减小的电阻率，即使在邻近结构的间距或cd继续缩小到较小值时以及在导电结构的厚度(例如，在z方向上的高度)继续减小时也如此。
103.另外，因为具有不同的第二材料组成的接触结构110和/或互连结构114邻近于具有第一材料组成的导电结构122形成，所以接触结构110和互连结构114中的至少一个可相对于导电结构122展现更低的电阻率。因为导电结构122可由定制成用于减少(例如，最大程度地减少)空隙的材料组成形成并且包含所述材料组成，所以导电结构122可在形成(例如，沉积、生长)此类材料时被选定用于改进性质，并且接触结构110和/或互连结构114可在微电子装置结构100的使用和操作期间被选定用于改进性质(例如，减小电阻率)。替代地，因为导电结构122和互连结构114可由定制成用于减少(例如，最大程度地减少)空隙的材料组成形成并且包含所述材料组成，所以导电结构122和互连结构114可在形成(例如，沉积、生长)此类材料时被选定用于改进性质，并且接触结构110可在微电子装置结构100
′
的使用和操作期间被选定用于改进性质(例如，减小电阻率)。此外，导电结构122及一些情况下的互连结构114可能不包含卤化物，例如氟，卤化物可存在于形成有含卤化物前驱体的导电结构中。导电结构的经减小电阻率可改进微电子装置结构100、100
′
的性能。
104.根据本文中所描述的实施例形成的微电子装置结构可通过在导电材料(例如，导电结构122)形成期间减少空隙的出现而展现出改进的性能。额外的性能改进可通过导电结构122包括第一材料组成且接触结构110和/或互连结构114包括不同的第二材料组成或替代地通过导电结构122和互连结构114包括第一材料组成且接触结构110包括不同的第二材料组成来实现，这些配置相比于常规的微电子装置结构可展现改进的性能。
105.此外，通过使用减材工艺，导电结构122的临界尺寸(例如，宽度)可相对小于横向插入于其间的气隙132的临界尺寸(例如，宽度)，从而减小邻近导电结构122之间的寄生电容。因为开口120横向邻近于导电结构122，其中开口120的一部分延伸到横向邻近的导电结构122(例如，横向邻近于介电结构124)的上表面122a的平面上方，且开口120的一部分延伸到横向邻近的导电结构122(例如，横向邻近于介电结构124和第一隔离材料102)的下表面122b的平面下方，所以位于开口120内的气隙132横向邻近于导电结构122，其中气隙132的
一部分延伸到横向邻近的导电结构122的上表面122a的平面上方，且气隙132的一部分延伸到横向邻近的导电结构122的下表面122b的平面下方，从而进一步减小邻近导电结构122之间的寄生电容。根据本公开的实施例的气隙132可将相邻导电结构122之间的电容减小高达65％。在一些情况下，经减小电容可反过来提供减少约5％到约10％的编程时间。气隙132延伸到导电结构122下方还允许横向相邻的互连结构114之间的寄生电容减小。通过使用气隙132降低邻近导电结构122之间的寄生电容，导电结构122、互连结构114和/或接触结构110内可使用不同的材料组成(例如，低电阻率导电材料)。另外，通过使用减材法和所得材料，导电结构122的至少一个临界尺寸(例如，宽度、高度)可相对小于常规装置结构的常规导电线(例如，位线)的临界尺寸。因此，导电结构122的rc(电阻和电容的乘积)可经优化，这可因为实现操作速度(例如，编程时间)的减小而与含有微电子装置结构100、100
′
的设备的性能增加相关。此外，本公开的方法可减少或消除过程动作，例如蚀刻终止材料的形成，这些蚀刻终止材料用于形成许多可用于与微电子装置结构100、100
′
类似的操作的常规设备。通过在单个腔室内使用单个材料去除动作，根据本公开的实施例的微电子装置结构100、100
′
使用比常规装置结构少的过程动作形成。在一些情况下，过程动作可比常规过程动作减少一半。
106.因此，根据本公开的实施例，一种微电子装置包括：导柱结构，其竖直延伸穿过隔离材料；导电线，其电耦合到所述导柱结构；所述导柱结构和所述导电线之间的接触结构；及所述导电线和所述接触结构之间的互连结构。导电线包括钛、钌、铝和钼中的一或多个。互连结构包括不同于接触结构的材料组成和导电线的材料组成中的一或多个的材料组成。
107.此外，根据本公开的额外实施例，一种微电子装置形成方法包括：形成竖直延伸穿过隔离材料的导柱结构；在所述导柱结构上方形成接触结构；在所述接触结构上方形成互连结构；以及形成通过所述接触结构和所述互连结构电耦合到所述导柱结构的导电线。导电线包括钛、钌、铝和钼中的一或多个，并且互连结构包括不同于接触结构的材料组成和导电线的材料组成中的一或多个的材料组成。
108.根据本公开的实施例的微电子装置结构(例如，在先前参考图1a到1g描述的处理之后的微电子装置结构100、100
′
)可包含在微电子装置(例如，存储器装置，如3d nand快闪存储器装置)中。例如，图2示出包含微电子装置结构200的微电子装置201的简化部分横截面图。微电子装置结构200可基本上类似于在先前参考图1a到1g描述的处理之后的微电子装置结构100、100
′
。贯穿图2和下面相关联的描述，功能类似于先前参考图1a到1g中的一或多个描述的微电子装置结构100、100
′
的特征的特征(例如，结构、材料、区)用类似的增加了100的参考标号指代。为避免重复，图2所示的特征并非全部都在本文中详细描述。相反，除非下文另外描述，否则在图2中，用先前参考图1a到1g中的一或多个描述的特征的附图标记增加了100的附图标记表示的特征应理解为基本上类似于先前描述的特征，并且以与先前描述的特征基本上相同的方式形成。
109.如图2所示，微电子装置201的微电子装置结构200(包含先前参考图1a到1g中的一或多个描述的组件)可与微电子装置201的堆叠结构242操作性地相关联。堆叠结构242包含布置成层248的额外导电结构244(例如，存取线、字线)和绝缘结构246的竖直交替(例如，在z方向上)序列。另外，如图2所示，堆叠结构242包含存储器阵列区242a及与存储器阵列区242a水平相邻(例如，在x方向上)的阶梯区242b。如下文进一步详细描述，微电子装置201在
堆叠结构242的不同区(例如，存储器阵列区242a和阶梯区242b)的水平边界内进一步包含额外组件(例如，特征、结构、装置)。
110.微电子装置201的堆叠结构242的层248可各自分别包含与绝缘结构246中的至少一个竖直相邻的额外导电结构244中的至少一个。堆叠结构242可包含所要量的层248。例如，堆叠结构242可包含额外导电结构244和绝缘结构246的大于或等于八(8)个层248、大于或等于十六(16)个层248、大于或等于三十二(32)个层248、大于或等于六十四(64)个层248、大于或等于一百二十八(128)个层248或大于或等于两百五十六(256)个层248。
111.堆叠结构242的层248的额外导电结构244可由至少一种导电材料形成并且包含至少一种导电材料，例如以下中的一或多个：至少一种金属(例如，w、ti、mo、nb、v、hf、ta、cr、zr、fe、ru、os、co、rh、ir、ni、pa、pt、cu、ag、au、al)、至少一种合金(例如，基于co的合金、基于fe的合金、基于ni的合金、基于fe和ni的合金、基于co和ni的合金、基于fe和co的合金、基于co和ni和fe的合金、基于al的合金、基于cu的合金、基于镁(mg)的合金、基于ti的合金、钢、低碳钢、不锈钢)、至少一种经导电掺杂的半导体材料(例如，经导电掺杂的多晶硅、经导电掺杂的ge、经导电掺杂的sige)，以及至少一种含导电金属的材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)。在一些实施例中，额外导电结构244由金属材料(例如，金属，如钨；合金)形成并且包含金属材料。在其它实施例中，额外导电结构244由以下中的一或多个形成并且包含以下中的一或多个：钛、钌、铝和钼，但基本上不含(例如，基本上不存在)钨。在额外实施例中，额外导电结构244由经导电掺杂的多晶硅形成并且包含经导电掺杂的多晶硅。额外导电结构244中的每一个可各自为基本上均匀的，或额外导电结构244中的一或多个可各自为基本上不均匀的。在一些实施例中，堆叠结构242中的每一个额外导电结构244是基本上均匀的。在额外实施例中，堆叠结构242的至少一个(例如，每一个)额外导电结构244是不均匀的。例如，各个额外导电结构244可由至少两种不同导电材料的堆叠形成并且包含所述堆叠。堆叠结构242中的每一个层248的额外导电结构244可各自为基本上平坦的，并且可各自展现所要厚度。
112.堆叠结构242的层248的绝缘结构246可由至少一种介电材料形成并且包含至少一种介电材料，例如以下中的一或多个：至少一种介电氧化物材料(例如，sio
x
、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、alo
x
、hfo
x
、nbo x
、tio
x
、zro
x
、tao
x
和mgo
x
中的一或多个)、至少一种介电氮化物材料(例如，siny)、至少一种介电氮氧化物材料(例如，sio
x
ny)及至少一种介电碳氧氮化物材料(例如，sio
xcz
ny)。在一些实施例中，绝缘结构246由sio2形成并且包含sio2。绝缘结构246中的每一个可各自为基本上均匀的，或绝缘结构246中的一或多个可各自为基本上不均匀的。在一些实施例中，堆叠结构242中的每一个绝缘结构246是基本上均匀的。在额外实施例中，堆叠结构242的至少一个(例如，每一个)绝缘结构246是不均匀的。例如，各个绝缘结构246可由至少两种不同介电材料的堆叠形成并且包含所述堆叠。堆叠结构242中的每一个层248的绝缘结构246可各自为基本上平坦的，并且可各自分别展现所要厚度。
113.堆叠结构242的至少一个下部额外导电结构244可用作微电子装置201的至少一个下部选择栅极(例如，至少一个源极侧选择栅极(sgs))。在一些实施例中，堆叠结构242的竖直最底部层248的单个(例如，仅一个)额外导电结构244用作微电子装置201的下部选择栅极(例如，sgs)。在一些实施例中，堆叠结构242的上部导电结构244可用作微电子装置201的
上部选择栅极(例如，漏极侧选择栅极(sgd))。在一些实施例中，堆叠结构242的竖直最上部层248中水平相邻(例如，在y方向上)的额外导电结构244用作微电子装置201的上部选择栅极(例如，sgd)。在又其它实施例中，微电子装置201的上部选择栅极可位于上覆于堆叠结构242的堆叠结构242竖直上方(例如，多堆叠装置的额外堆叠结构内)。
114.仍然参考图2，在堆叠结构242的存储器阵列区242a的水平边界(例如，在x方向和y方向上)内，微电子装置201可包含竖直延伸穿过堆叠结构242的导柱结构204。如图2所示，导柱结构204可形成为基本上完全地竖直延伸穿过堆叠结构242。包含围绕填充材料204b的单元膜204a的沟道材料的导柱结构204可对应于本文中先前参考图1a所描述的包含围绕填充材料104b的单元膜104a的沟道材料的导柱结构104。为了清楚起见，并且为了易于理解附图和相关联的描述，导电插塞结构206在图2中不存在，并且被描绘为上文参考图1a所描述的导电插塞结构106。
115.微电子装置结构200可形成为包含所要量(例如，数目、数量)的导柱结构204。尽管图2将微电子装置结构200描绘为形成为包含三(3)个导柱结构204，但是微电子装置结构200可形成为包含超过三(3)个(例如，大于或等于八(8)个、大于或等于十六(16)个、大于或等于三十二(32)个、大于或等于六十四(64)个、大于或等于一百二十八(128)个、大于或等于两百五十六(256)个)导柱结构204。堆叠结构242的层248的导柱结构204和额外导电结构244的相交点可界定在堆叠结构242的存储器阵列区242a内彼此串联耦合的竖直延伸的存储器单元串256。在一些实施例中，在堆叠结构242的每一层248内形成于额外导电结构244和导柱结构204的相交点处的存储器单元256包括所谓的“monos”(金属-氧化物-氮化物-氧化物-半导体)存储器单元。在额外实施例中，存储器单元256包括所谓的“tanos”(氮化钽-氧化铝-氮化物-氧化物-半导体)存储器单元或所谓的“betanos”(带/屏障工程化tanos)存储器单元，其中的每一个都是monos存储器单元的子集。在其它实施例中，存储器单元256包括所谓的“浮动栅极”存储器单元，包含浮动栅极(例如，金属浮动栅极)作为电荷存储结构。浮动栅极可水平插入于堆叠结构242的不同层248的导柱结构204和额外导电结构244的中心结构之间。微电子装置201可在堆叠结构242的存储器阵列区242a内包含任何所要量和任何所要分布的导柱结构204。
116.微电子装置201可进一步包含竖直上覆于堆叠结构242的导电结构222(例如，数字线、数据线、位线)、竖直下伏于堆叠结构242的至少一个源极结构260(例如，源极线、源极板)及竖直下伏于源极结构260的至少一个控制装置258。导柱结构204可在导电结构222和源极结构260之间(例如，在z方向上)竖直延伸。源极结构260可在堆叠结构242和控制装置258之间竖直延伸。导电结构222和源极结构260可各自分别由至少一种导电材料形成并且包含至少一种导电材料，例如以下中的一或多个：金属、合金、导电金属氧化物、导电金属氮化物、导电金属硅化物和经导电掺杂的半导体材料。作为非限制性实例，导电结构222和/或源极结构260可由以下中的一或多个形成并且包含以下中的一或多个：w、wny、ni、ta、tany、tasix、pt、cu、ag、au、al、mo、ti、tiny、tisix、tisixny、tialxny、monx、ir、iroz、ru、ruoz、至少一种经导电掺杂的半导体材料(例如，经导电掺杂的多晶硅、经导电掺杂的ge、经导电掺杂的sige)。微电子装置201可进一步包含在导电结构222上或上方的介电结构224及水平上邻近于相邻导电结构222的气隙232。介电结构224和气隙232可分别对应于先前参考图1d到1g描述的介电结构124和气隙132。
117.继续参考图2，控制装置258可包含用于控制微电子装置结构200的其它组件的各种操作的装置和电路系统。作为非限制性实例，控制装置258可包含以下中的一或多个(例如，每一个)：电荷泵(例如，v
ccp
电荷泵、v
negwl
电荷泵、dvc2电荷泵)；延迟锁定环路(dll)电路系统(例如，环形振荡器)；漏极供应电压(v
dd
)调节器；用于控制之后将形成在微电子装置结构200内的阵列(例如，竖直存储器串阵列)的列操作的装置和电路系统，例如以下中的一或多个(例如，每一个)：解码器(例如，列解码器)、感测放大器(例如，均衡(eq)放大器、隔离(iso)放大器、nmos感测放大器(nsa)、pmos感测放大器(psa))、修复电路系统(例如，列修复电路系统)、i/o装置(例如，本地i/o装置)、存储器测试装置、阵列复用器(mux)和错误检查和校正(ecc)装置；以及用于控制微电子装置结构200的存储器区内的阵列(例如，竖直存储器串阵列)的行操作的装置和电路系统，例如以下中的一或多个(例如，每一个)：解码器(例如，行解码器)、驱动器(例如，字线(wl)驱动器)、修复电路系统(例如，行修复电路系统)、存储器测试装置、mux、ecc装置和自刷新/耗损均衡装置。在一些实施例中，控制装置258包含互补式金属氧化物半导体(cmos)电路系统。在此类实施例中，控制装置258可以表征为具有“阵列下cmos”(“cua”)配置。
118.在堆叠结构242的阶梯区242b的水平边界内，堆叠结构242可包含至少一个阶梯结构250。阶梯结构250包含至少部分地由层248的水平末端(例如，在x方向上)界定的阶梯252。阶梯结构250的阶梯252可用作接触区，用于将堆叠结构242的层248的额外导电结构244电耦合到微电子装置201的其它组件(例如，特征、结构、装置)，如下文进一步详细描述。阶梯结构250可包含所要量的阶梯252。另外，如图2所示，在一些实施例中，每一个阶梯结构250的阶梯252按序布置，使得彼此直接水平邻近(例如，在x方向上)的阶梯252对应于彼此直接竖直邻近(例如，在z方向上)的堆叠结构242的层248。在额外实施例中，阶梯结构250的阶梯252无序布置，使得彼此直接水平邻近(例如，在x方向上)的阶梯结构250的至少一些阶梯252对应于彼此不直接竖直邻近(例如，在z方向上)的堆叠结构242的层248。
119.仍然参考图2，微电子装置201可进一步包含下部导电结构254(例如，导电接触结构，如字线触点区结构)，此结构与堆叠结构242的阶梯结构250的至少一些(例如，每一个)阶梯252物理地电接触，以提供对堆叠结构242的额外导电结构244的电存取。下部导电结构254可耦合到阶梯结构250的阶梯252处的堆叠结构242的层248的额外导电结构244。如图2所示，下部导电结构254可物理接触阶梯结构250的阶梯252处的额外导电结构244并从其向上竖直延伸(例如，在正向z方向上)到可在下部接触结构262上或上方的额外结构(例如，存取装置、竖直晶体管)的下部接触结构262。
120.微电子装置201可进一步包含在堆叠结构242上或上方的第一隔离材料202和在第一隔离材料202上或上方的第二隔离材料230。第一隔离材料202和第二隔离材料230可分别对应于先前参考图1a到1g描述的第一隔离材料102和第二隔离材料130。如图2所示，第一隔离材料202可竖直插入(例如，在z方向上)于堆叠结构242和第二隔离材料230之间。第一隔离材料202可基本上覆盖堆叠结构242的阶梯区242b内的阶梯结构250，并且可基本上环绕阶梯结构250的阶梯252上的下部导电结构254的侧表面(例如，侧壁)。第一隔离材料202可展现基本上平坦的上部竖直边界，以及至少与其下的堆叠结构242(包含其阶梯结构250)的表面形态互补的基本上不平坦的下部竖直边界。第二隔离材料230可基本上覆盖堆叠结构242的存储器阵列区242a内的介电结构224的上表面。第二隔离材料230可形成为密封相邻
导电结构222之间的未填充空间以在其间形成气隙232(例如，空隙、未填充体积)。气隙232横向邻近于导电结构222，其中气隙232的一部分延伸到横向邻近的导电结构222(例如，横向邻近于介电结构224)的上表面的平面上方，且气隙232的一部分延伸到横向邻近的导电结构222(例如，横向邻近于互连结构214和/或第一隔离材料202的段)的下表面的平面下方。在一些实施例中，第二隔离材料230的部分可横向邻近于第一隔离材料202的侧表面(例如，侧壁)。接触结构210可位于导柱结构204的上部部分内的导电插塞结构206的最上表面上或上方。接触结构210可对应于本文先前参考图1a所描述的接触结构110。
121.因此，根据本公开的额外实施例，一种存储器装置包括：竖直延伸的存储器单元串；存取线，其与所述竖直延伸的存储器单元串电连通且沿第一水平方向延伸；及数据线，其与所述竖直延伸的存储器单元串电连通且沿第二水平方向延伸，所述第二水平方向基本上横向于所述第一水平方向。所述存储器装置包括：互连结构，其竖直插入于所述数据线和所述竖直延伸的存储器单元串之间并与其电连通；以及接触结构，其竖直插入于所述互连结构和所述竖直延伸的存储器单元串之间并与其电连通。所述接触结构包括钨，且所述数据线包括单相材料，包括钌或钼。
122.根据本公开的实施例，包含微电子装置(例如，微电子装置201)的微电子装置和包含以下的微电子装置结构(例如，微电子装置结构100、100
′
、200)可用于本公开的电子系统的实施例：包括第一材料组成的导电结构122及包括不同的第二材料组成的接触结构110和/或互连结构114，或者包括第一材料组成的导电结构122和互连结构114及包括不同的第二材料组成的接触结构110。例如，图3是根据本公开的实施例的电子系统303的框图。电子系统303可包括例如计算机或计算机硬件组件、服务器或其它联网硬件组件、蜂窝电话、数码相机、个人数字助理(pda)、便携式媒体(例如，音乐)播放器、wi-fi或支持蜂窝的平板电脑(例如，或平板电脑)、电子书、导航装置等。电子系统303包含至少一个存储器装置305。存储器装置305可包含例如本文先前所描述的微电子装置结构(例如，微电子装置结构100、100
′
、200)或先前参考图1a到图1g和图2描述的微电子装置(例如，微电子装置201)的实施例，所述微电子装置包含导电结构122、互连结构114和接触结构110的不同材料组成。
123.电子系统303可进一步包含至少一个电子信号处理器装置307(通常被称为“微处理器”)。电子信号处理器装置307可任选地包含本文先前所描述的微电子装置或微电子装置结构(例如，先前参考图1a到图1g和图2描述的微电子装置201或微电子装置结构100、100
′
、200中的一或多个)的实施例。电子系统303可进一步包含供用户将信息输入到电子系统303中的一或多个输入装置309，例如鼠标或其它指向装置、键盘、触摸板、按钮或控制面板。电子系统303可进一步包含用于将信息(例如，视觉或音频输出)输出给用户的一或多个输出装置311，例如监视器、显示器、打印机、音频输出插孔、扬声器等。在一些实施例中，输入装置309和输出装置311可包括可同时用于输入信息到电子系统303和输出视觉信息到用户的单个触摸屏装置。输入装置309和输出装置311可与存储器装置305和电子信号处理器装置307中的一或多个电连通。
124.参考图4，描绘了基于处理器的系统400。基于处理器的系统400可包含根据本公开的实施例制造的各种微电子装置和微电子装置结构(例如，包含微电子装置201或微电子装置结构100、100
′
、200中的一或多个的微电子装置和微电子装置结构)。基于处理器的系统
400可以是各种类型中的任一者，例如计算机、寻呼机、蜂窝电话、个人助理、控制电路或其它电子装置。基于处理器的系统400可包含一或多个处理器402，例如微处理器，用于控制基于处理器的系统400中的系统功能和请求的处理。基于处理器的系统400的处理器402和其它子组件可包含根据本公开的实施例制造的微电子装置和微电子装置结构(例如，包含微电子装置201或微电子装置结构100、100
′
、200中的一或多个的微电子装置和微电子装置结构)。
125.基于处理器的系统400可包含与处理器402可操作连通的电源404。例如，如果基于处理器的系统400是便携式系统，那么电源404可包含以下中的一或多个：燃料电池、电能收集装置(power scavenging device)、永久性电池、可更换电池和可充电电池。电源404还可包含ac适配器；因此，基于处理器的系统400可插入到例如壁式插座中。电源404还可包含dc适配器，使得基于处理器的系统400可插入到例如车辆点烟器或车辆电源端口中。
126.取决于基于处理器的系统400执行的功能，各种其它装置可耦合到处理器402。例如，用户接口406可耦合到处理器402。用户接口406可包含输入装置，例如按钮、开关、键盘、光笔、鼠标、数字化仪和手写笔、触摸屏、话音辨识系统、麦克风或其组合。显示器408也可耦合到处理器402。显示器408可包含lcd显示器、sed显示器、crt显示器、dlp显示器、等离子显示器、oled显示器、led显示器、三维投影、音频显示器或其组合。此外，rf子系统/基带处理器410也可耦合到处理器402。rf子系统/基带处理器410可包含耦合到rf接收器和rf发射器(未示出)的天线。一个通信端口412或超过一个通信端口412也可耦合到处理器402。通信端口412可用于耦合到一或多个外围装置414，例如调制解调器、打印机、计算机、扫描仪或相机，或耦合到网络，例如局域网、远程区域网、内联网或互联网。
127.处理器402可通过实施存储于存储器中的软件程序控制基于处理器的系统400。软件程序可包含例如操作系统、数据库软件、起草软件、文字处理软件、媒体编辑软件或媒体播放软件。存储器可操作地耦合到处理器402以存储各个程序并促进其执行。例如，处理器402可耦合到系统存储器416，系统存储器可包含以下中的一或多个：自旋力矩转移磁性随机存取存储器(stt-mram)、磁性随机存取存储器(mram)、动态随机存取存储器(dram)、静态随机存取存储器(sram)、粒子轨道存储器和其它已知的存储器类型。系统存储器416可包含易失性存储器、非易失性存储器或其组合。系统存储器416通常较大，使得它可以存储动态加载的应用程序和数据。在一些实施例中，系统存储器416可包含半导体装置，例如上文所描述的微电子装置和微电子装置结构(例如，微电子装置201和微电子装置结构100、100
′
、200)，或其组合。
128.处理器402还可耦合到非易失性存储器418，这并不表示系统存储器416必须是易失性的。非易失性存储器418可包含以下中的一或多个：stt-mram、mram、例如eprom、电阻式只读存储器(rrom)的只读存储器(rom)，以及将结合系统存储器416使用的快闪存储器。非易失性存储器418的大小通常选择为刚好足够存储任何所需操作系统、应用程序和固定数据。另外，非易失性存储器418可包含大容量存储器，例如磁盘驱动器存储器，如包含电阻式存储器或其它类型的非易失性固态存储器的混合驱动器。非易失性存储器418可包含微电子装置，例如上文所描述的微电子装置和微电子装置结构(例如，微电子装置201和微电子装置结构100、100
′
、200)，或其组合。
129.因此，在至少一些实施例中，一种电子系统包括输入装置、输出装置、可操作地耦
合到所述输入装置和所述输出装置的处理器装置，及可操作地耦合到所述处理器装置且包括至少一个微电子装置的存储器装置。所述至少一个微电子装置包括：竖直延伸穿过堆叠结构的存储器单元串，所述堆叠结构包括布置成层的绝缘结构和导电结构的竖直交替序列；额外导电结构，其基本上不含钨且上覆于所述存储器单元串；及所述存储器单元串和所述额外导电结构之间的互连结构。所述互连结构包括基本上围绕阿尔法相钨填充材料的贝塔相钨衬里材料。
130.相比于常规结构、常规装置和常规系统，本公开的微电子装置结构、装置和系统有利地促进了以下中的一或多个：提高的简单性、更大的封装密度以及提高的组件小型化程度。本公开的方法和结构促进了具有以下中的一或多个的装置(例如，设备、微电子装置、存储器装置)和系统(例如，电子系统)的形成：相比于常规装置(例如，常规设备、常规微电子装置、常规存储器装置)和常规系统(例如，常规电子系统)的改进的性能、可靠性和耐用性、更低的成本、增加的产量、提高的组件小型化程度、改进的图案质量以及更大的封装密度。
131.可以如下文所阐述但不限于如下文所阐述的方式进一步表征本公开的实施例。
132.实施例1：一种微电子装置，其包括：导柱结构，其竖直延伸穿过隔离材料；导电线，其电耦合到所述导柱结构，所述导电线包括钛、钌、铝和钼中的一或多个；所述导柱结构和所述导电线之间的接触结构；以及所述导电线和所述接触结构之间的互连结构，所述互连结构包括不同于所述接触结构的材料组成和所述导电线的材料组成中的一或多个的材料组成。
133.实施例2：根据实施例1所述的微电子装置，其中所述导电线直接物理接触所述互连结构，并且所述互连结构直接物理接触所述接触结构。
134.实施例3：根据实施例1或实施例2所述的微电子装置，其进一步包括在所述导柱结构的上部部分内的导电插塞结构，所述导电插塞结构直接物理接触所述接触结构。
135.实施例4：根据实施例1到3中任一实施例所述的微电子装置，其中所述接触结构和所述互连结构中的一或多个具有比所述导电线大的电导率。
136.实施例5：根据实施例1到4中任一实施例所述的微电子装置，其中所述接触结构包括以下中的一或多个：磷、砷、锑、铋、硼、铝、镓、碳、氟、氯、溴和氩。
137.实施例6：根据实施例1到5中任一实施例所述的微电子装置，其进一步包括在所述隔离材料和所述接触结构的填充材料之间的导电衬里材料。
138.实施例7：根据实施例6所述的微电子装置，其中所述导电衬里材料包括氮化钛，且所述接触结构的所述填充材料包括钨。
139.实施例8：根据实施例1到7中任一实施例所述的微电子装置，其进一步包括：在所述导电线上的介电结构；以及在横向相邻的导电线之间的气隙，所述气隙横向邻近于所述导电线，其中所述气隙的上部部分横向邻近于所述介电结构延伸，且所述气隙的下部部分横向邻近于所述隔离材料的段延伸。
140.实施例9：根据实施例8所述的微电子装置，其中所述隔离材料的部分形成在至少两个连续侧上围绕所述气隙的l形结构。
141.实施例10：一种存储器装置，其包括：竖直延伸的存储器单元串；存取线，其与所述竖直延伸的存储器单元串电连通且沿第一水平方向延伸；数据线，其与所述竖直延伸的存储器单元串电连通且沿第二水平方向延伸，所述第二水平方向基本上横向于所述第一水平
方向；互连结构，其竖直插入于所述数据线和所述竖直延伸的存储器单元串之间并与其电连通；以及接触结构，其竖直插入于所述互连结构和所述竖直延伸的存储器单元串之间并与其电连通，所述接触结构包括钨，且所述数据线包括单相材料，包括钌或钼。
142.实施例11：根据实施例10所述的存储器装置，其中所述互连结构包括阿尔法相钨填充材料和横向邻近于所述阿尔法相钨填充材料的贝塔相钨衬里材料。
143.实施例12：根据实施例10或实施例11所述的存储器装置，其中所述互连结构的材料组成与所述数据线的材料组成基本上相同。
144.实施例13：根据实施例10到12中任一实施例所述的存储器装置，其进一步包括沿所述第一水平方向分隔开所述数据线的气隙，其中所述气隙沿所述第一水平方向的宽度相对大于所述数据线沿所述第一水平方向的宽度。
145.实施例14：根据实施例13所述的存储器装置，其中所述气隙的一部分竖直延伸到横向邻近的数据线的上表面的平面上方，且所述气隙的一部分竖直延伸到所述横向邻近的数据线的下表面的平面下方。
146.实施例15：一种微电子装置形成方法，所述方法包括：形成竖直延伸穿过隔离材料的导柱结构；在所述导柱结构上方形成接触结构；在所述接触结构上方形成互连结构；以及形成通过所述接触结构和所述互连结构电耦合到所述导柱结构的导电线，所述导电线包括钛、钌、铝和钼中的一或多个，并且所述互连结构包括不同于所述接触结构的材料组成和所述导电线的材料组成中的一或多个的材料组成。
147.实施例16：根据实施例15所述的方法，其中形成所述导电线包括邻近于所述隔离材料形成导电材料的连续部分并在单个减材图案化过程中去除所述导电材料的部分以形成所述导电线。
148.实施例17：根据实施例15或实施例16所述的方法，其中形成所述接触结构包括形成具有包括至少一些氟的第一材料组成的所述接触结构，并且形成所述导电线包括形成具有基本上不含氟的第二材料组成的所述导电线。
149.实施例18：根据实施例15到17中的任一实施例所述的方法，其中形成所述接触结构包括在所述隔离材料中的接触开口内形成导电衬里材料，并使用所述导电衬里材料作为晶种材料而在所述接触开口的中心部分内生长填充材料。
150.实施例19：根据实施例15或实施例16所述的方法，其中形成所述接触结构包括：形成上覆于所述导柱结构的多晶硅材料；以及将所述多晶硅材料中的至少一些转换成包括贝塔相钨的导电材料。
151.实施例20：根据实施例15到19中的任一实施例所述的方法，其中形成所述互连结构包括使用单个镶嵌工艺形成在所述导电线和所述接触结构正中间且与其可操作地耦合的所述互连结构。
152.实施例21：根据实施例15到20中的任一实施例所述的方法，其中形成所述接触结构包括将所述接触结构形成为具有楔形轮廓，其中各个接触结构的上部部分具有比其下部部分大的临界尺寸，并且形成所述互连结构包括相对于所述接触结构的竖直中心线偏心定位所述互连结构的竖直中心线。
153.实施例22：根据实施例15到21中的任一实施例所述的方法，其进一步包括邻近于所述隔离材料形成介电材料，以在延伸于横向相邻的导电线之间和横向相邻的互连结构之
间的开口内形成气隙，所述气隙定位成与所述接触结构的至少一部分直接竖直对准。
154.实施例23：一种电子系统，其包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置和所述输出装置；以及存储器装置，其可操作地耦合到所述处理器装置并且包括至少一个微电子装置，所述至少一个微电子装置包括：竖直延伸穿过堆叠结构的存储器单元串，所述堆叠结构包括布置成层的绝缘结构和导电结构的竖直交替序列；额外导电结构，其基本上不含上覆于所述存储器单元串的钨；以及所述存储器单元串和所述额外导电结构之间的互连结构，所述互连结构包括基本上围绕阿尔法相钨填充材料的贝塔相钨衬里材料。
155.实施例24：根据实施例23所述的电子系统，其中所述互连结构横向邻近于氧化物材料，但不横向邻近于氮化物材料。
156.实施例25：根据实施例23或实施例24的电子系统，其中所述存储器装置包括3d nand快闪存储器装置。
157.尽管已经结合图式描述某些说明性实施例，但是所属领域的技术人员应认识并了解到，本公开所涵盖的实施例不限于在本文中明确示出且描述的那些实施例。相反，在不脱离本公开所涵盖的实施例的范围的情况下，例如在下文要求保护的那些实施例，包含合法等效物，可以对本文中所描述的实施例进行许多添加、删除和修改。另外，来自一个所公开实施例的特征可以与另一所公开实施例的特征组合，同时仍涵盖在本公开的范围内。