用于存储器系统的写入操作技术的制作方法

用于存储器系统的写入操作技术
1.交叉参考
2.本专利申请案主张陆(lu)等人在2019年12月2日申请的标题为“用于存储器系统的写入操作技术(write operation techniques for memory systems)”的第16/700,948号美国专利申请案的优先权，所述美国专利申请案让渡给其受让人且以其全文引用的方式明确并入本文中。


背景技术：

3.下文大体上涉及一或多个存储器系统且更明确来说涉及用于存储器系统的写入操作技术。
4.存储器装置广泛用于将信息存储于各种电子装置中，例如计算机、无线通信装置、相机、数字显示器及类似物。通过将存储器装置内的存储器单元编程为各种状态而存储信息。举例来说，二进制存储器单元可经编程为两个支持状态中的一者，其通常由逻辑1或逻辑0表示。在一些实例中，单个存储器单元可支持多于两个状态，可存储所述状态中的任一者。为存取所存储的信息，组件可读取或感测存储器装置中的至少一个存储状态。为存储信息，组件可将状态写入或编程于存储器装置中。
5.存在各种类型的存储器装置及存储器单元，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、铁电ram(feram)、磁性ram(mram)、电阻式ram(rram)、快闪存储器、相变存储器(pcm)、自选择存储器、硫属化物存储器技术等等。存储器单元可为易失性或非易失性。
附图说明
6.图1说明根据如本文中公开的实例的支持用于存储器系统的写入操作技术的系统的实例。
7.图2说明根据如本文中公开的实例的支持用于存储器系统的写入操作技术的存储器裸片的实例。
8.图3说明根据如本文中公开的实例的支持用于存储器系统的写入操作技术的存储器阵列的实例。
9.图4说明根据如本文中公开的实例的支持用于存储器系统的写入操作技术的存储器装置中的特性电压分布的标绘图的实例。
10.图5展示根据如本文中公开的实例的支持用于存储器系统的写入操作技术的存储器装置的框图。
11.图6展示根据如本文中公开的实例的支持用于存储器系统的写入操作技术的主机装置的框图。
12.图7及8展示说明根据如本文中公开的实例的支持用于存储器系统的写入操作技术的一或若干方法的流程图。
具体实施方式
13.根据本文中公开的实例的存储器系统可包含存储器装置及与所述存储器装置耦合的主机装置。在一些存储器系统中，对存储器装置的目标存储器单元执行的写入操作可能干扰由一或多个邻近存储器单元存储的逻辑状态。举例来说，如果对存储器阵列的区执行的写入操作的数量满足(例如，超过)阈值，或如果对存储器阵列的区执行的写入操作的速率(例如，持续时间内的写入操作的数量)满足阈值，那么并非以写入操作为目标的存储器单元可能变得易于使其所存储逻辑状态降级。此降级可导致在存取一或多个存储器单元时读取裕度降低，或可导致一或多个存储器单元中的数据丢失。尽管逻辑状态可经周期性地刷新以克服某些降级，但刷新操作可与非所要功率消耗、不利存储器单元应力或耐久性损失或其它缺点相关联。
14.本文中描述的技术可通过支持其中主机装置、存储器装置或所述两者在一持续时间内抑制信息写入到存储器阵列的区或在一持续时间内禁止与对存储器阵列的区的写入操作相关联的写入命令的操作模式而减少逻辑状态降级的方面。在一些实例中，一持续时间内的此抑制或禁止可支持存储器阵列的区返回到标称状态或条件，其中存储器单元不易因对相邻存储器单元的写入操作而使其逻辑状态降级。可由存储器装置或主机装置中的一或两者执行识别此类条件，且在一些实例中，此抑制或禁止可伴随将写入命令存储于缓冲器中，确定存取存储器阵列的不同区或确定完全存取不同存储器阵列或存储器装置。在此抑制的持续时间之时或之后，对存储器阵列的区的写入操作可继续，或存储器阵列的区可以其它方式用于写入操作。
15.首先在如参考图1到3描述的存储器系统、裸片及阵列的上下文中描述本公开的特征。在逻辑状态特性的对应分布的上下文中进一步描述本公开的特征，如参考图4描述。通过与用于存储器系统的写入操作技术有关的设备图式及流程图进一步说明且参考设备图式及流程图描述本公开的这些及其它特征，如参考图5到8描述。
16.图1说明根据如本文中公开的实例的利用一或多个存储器装置的系统100的实例。系统100可包含主机装置105、存储器装置110及将主机装置105与存储器装置110耦合的多个通道115。系统100可包含一或多个存储器装置，但可在单个存储器装置(例如，存储器装置110)的上下文中描述一或多个存储器装置110的方面。
17.系统100可包含电子装置的部分，例如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统。举例来说，系统100可说明计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、穿戴式装置、因特网连接装置、车辆控制器或类似物的方面。存储器装置110可为可操作以存储用于系统100的一或多个其它组件的数据的系统的组件。
18.系统100的至少部分可为主机装置105的实例。主机装置105可为使用存储器来执行过程的装置内(例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、穿戴式装置、因特网连接装置、车辆控制器或某一其它固定或便携式电子装置以及其它实例内)的处理器或其它电路系统的实例。在一些实例中，主机装置105可指代实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可被称为主机或主机装置105。
19.存储器装置110可为可操作以提供可由系统100使用或引用的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可配置以与一或多个不同类型的主机
装置105一起工作。主机装置105与存储器装置110之间的信令可操作以支持以下一或多者：用以调制信号的调制方案；用于传递信号的各种引脚配置；用于主机装置105及存储器装置110的物理封装的各种外观尺寸；主机装置105与存储器装置110之间的时钟信令及同步；时序约定；或其它因子。
20.存储器装置110可操作以存储用于主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的从属型装置(例如，响应于且执行由主机装置105通过外部存储器控制器120提供的命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多者。
21.主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(bios)组件130或其它组件(例如一或多个外围组件或一或多个输入/输出控制器)中的一或多者。主机装置的组件可使用总线135彼此耦合。
22.处理器125可操作以针对系统100的至少部分或主机装置105的至少部分提供控制或其它功能性。处理器125可为通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、场可编程门阵列(fpga)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或这些组件的组合。在此类实例中，处理器125可为中央处理部件(cpu)、图形处理部件(gpu)、通用gpu(gpgpu)或系统单芯片(soc)的实例以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施或为处理器125的部分。
23.bios组件130可为包含经操作为固件的bios的软件组件，其可初始化并运行系统100或主机装置105的各种硬件组件。bios组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。bios组件130可包含存储于只读存储器(rom)、快闪存储器或其它非易失性存储器中的一或多者中的程序或软件。
24.存储器装置110可包含用以支持用于数据存储的所要容量或指定容量的装置存储器控制器155及一或多个存储器裸片160(例如，存储器芯片)。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-n)及存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b、存储器阵列170-n)。存储器阵列170可为存储器单元集合(例如，一或多个网格、一或多个存储体、一或多个片块、一或多个区段)，其中每一存储器单元可操作以存储至少一个数据位。包含两个或更多个存储器裸片的存储器装置110可被称为多裸片存储器或多裸片封装或多芯片存储器或多芯片封装。
25.存储器裸片160可为二维(2d)存储器单元阵列的实例或可为三维(3d)存储器单元阵列的实例。2d存储器裸片160可包含单个存储器阵列170。3d存储器裸片160可包含可堆叠于彼此顶部上或定位成彼此相邻(例如，相对于衬底)的两个或更多个存储器阵列170。在一些实例中，3d存储器裸片160中的存储器阵列170可被称为层面、层阶、层或裸片。3d存储器裸片160可包含任何数量个堆叠存储器阵列170(例如，两个高、三个高、四个高、五个高、六个高、七个高、八个高)。在一些3d存储器裸片160中，不同层面可共享至少一条共同存取线使得一些层面可共享行线或列线中的一或多者。
26.装置存储器控制器155可包含可操作以控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使存储器装置110能够执行各种操作的硬件、固件或指令且可操作以接收、传输或执行与存储器装置110的组件有关的命令、数据或控制信息。装
置存储器控制器155可操作以与外部存储器控制器120、一或多个存储器裸片160或处理器125中的一或多者通信。在一些实例中，装置存储器控制器155可控制本文中结合存储器裸片160的本地存储器控制器165描述的存储器装置110的操作。
27.在一些实例中，存储器装置110可从主机装置105接收数据或命令或所述两者。举例来说，存储器装置110可接收指示存储器装置110将存储用于主机装置105的数据的写入命令或指示存储器装置110会将存储于存储器裸片160中的数据提供到主机装置的读取命令。
28.本地存储器控制器165(例如，在存储器裸片160本地)可操作以控制存储器裸片160的操作。在一些实例中，本地存储器控制器165可操作以与装置存储器控制器155通信(例如，接收或传输数据或命令或所述两者)。在一些实例中，存储器装置110可不包含装置存储器控制器155及本地存储器控制器165，或外部存储器控制器120可执行本文中描述的各种功能。因而，本地存储器控制器165可操作以与装置存储器控制器155通信，与其它本地存储器控制器165通信，或与外部存储器控制器120或处理器125或其组合直接通信。可包含于装置存储器控制器155或本地存储器控制器165或所述两者中的组件的实例可包含用于(例如，从外部存储器控制器120)接收信号的接收器、用于传输信号(例如，到外部存储器控制器120)的传输器、用于解码或解调制所接收信号的解码器、用于编码或调制待传输信号的编码器或可操作用于支持装置存储器控制器155或本地存储器控制器165或所述两者的所描述操作的各种其它电路或控制器。
29.外部存储器控制器120可操作以实现系统100或主机装置105的组件(例如，处理器125)与存储器装置110之间的信息、数据或命令中的一或多者的传递。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，可由处理器125实施外部存储器控制器120或系统100或主机装置105的其它组件或其在本文中描述的功能。举例来说，外部存储器控制器120可为由处理器125或系统100或主机装置105的其它组件实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器120被描绘为在存储器装置110外部，但在一些实例中，可由存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)实施外部存储器控制器120或其在本文中描述的功能或反之亦然。
30.主机装置105的组件可使用一或多个通道115与存储器装置110交换信息。通道115可操作以支持外部存储器控制器120与存储器装置110之间的通信。每一通道115可为在主机装置105与存储器装置之间载送信息的传输媒体的实例。每一通道115可包含在与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。信号路径可为可操作以载送信号的导电路系统径的实例。举例来说，通道115可包含第一端子，其包含主机装置105处的一或多个引脚或垫及存储器装置110处的一或多个引脚或垫。引脚可为系统100的装置的导电输入或输出点的实例，且引脚可操作以充当通道的部分。
31.通道115(及相关联信号路径及端子)可专用于传递一或多个类型的信息。举例来说，通道115可包含一或多个命令及地址(ca)通道186、一或多个时钟信号(ck)通道188、一或多个数据(dq)通道190、一或多个其它通道192或其组合。在一些实例中，可使用单数据速率(sdr)信令或双数据速率(ddr)信令经由通道115传递。在sdr信令中，可针对每一时钟循环(例如，在时钟信号的上升或下降边缘上)登录信号的一个调制符号(例如，信号电平)。在
ddr信令中，可针对每一时钟循环(例如，在时钟信号的上升边缘及下降边缘两者上)登录信号的两个调制符号(例如，信号电平)。
32.在一些实例中，对存储器阵列170的区执行的写入操作可能干扰由存储器阵列的一或多个相邻存储器单元存储的逻辑状态。举例来说，如果对存储器阵列170的区执行的写入操作的数量满足阈值，或如果对存储器阵列170的区执行的写入操作的速率(例如，一持续时间内的写入操作的数量)满足阈值，那么并非以写入操作为目标的存储器单元可能变得易于使其所存储逻辑状态降级(例如，通过写入操作)。此降级可导致在存取存储器阵列170的存储器单元时读取裕度降低，或可导致存储器阵列170的一或多个存储器单元中的数据丢失。尽管存储于存储器阵列170中的逻辑状态可经周期性地刷新以克服某些降级，但刷新操作可与非所要功率消耗、不利存储器单元应力或耐久性损失或其它缺点相关联。
33.可通过支持其中主机装置105、存储器装置110或所述两者可在一持续时间内抑制将信息写入到存储器阵列170的区或可在一持续时间内禁止写入与对存储器阵列170的区的写入操作相关联的命令的操作模式而减少逻辑状态降级。在一些实例中，此抑制或禁止可支持存储器阵列170的区返回到标称状态或条件，其中存储器单元不易因对相邻存储器单元的写入操作而使其逻辑状态降级。可由存储器装置110或主机装置105中的一或两者执行识别此类条件，且在一些实例中，此抑制或禁止可伴随将写入命令存储于缓冲器中(例如，存储于存储器装置110处、主机装置105处)，确定存取存储器阵列170的不同区，或确定存取不同存储器阵列170或存储器装置110。此外，在各种实例中，可通过主机装置105与存储器装置110之间的信令支持或以其它方式增强此抑制或禁止。
34.图2说明根据如本文中公开的实例的存储器裸片200的实例。存储器裸片200可为参考图1描述的存储器裸片160的实例。在一些实例中，存储器裸片200可被称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个存储器单元205，其可各自经编程以存储不同逻辑状态(例如，一组两个或更多个可能状态的编程状态)。举例来说，存储器单元205可操作以一次存储一个信息位(例如，逻辑0或逻辑1)。在一些实例中，存储器单元205(例如，多电平存储器单元205)可操作以一次存储多于一个信息位(例如，逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，存储器单元205可经布置成阵列，例如参考图1描述的存储器阵列170。
35.存储器单元205可使用可配置材料(其可被称为存储器元件、存储器存储元件、材料元件、材料存储器元件、材料部分或极性写入材料部分等等)来存储逻辑状态。存储器单元205的可配置材料可指代基于硫属化物的存储组件，如参考图3更详细地描述。举例来说，硫属化物存储元件可用于相变存储器(pcm)单元、定限存储器单元或自选择存储器单元中。
36.存储器裸片200可包含布置成一图案(例如网格状图案)的存取线(例如，行线210、列线215)。存取线可由一或多个导电材料形成。在一些实例中，行线210可被称为字线。在一些实例中，列线215可被称为数字线或位线。在不失理解或操作的情况下，对存取线、行线、列线、字线、数字线或位线或其类似物的引用可互换。可将存储器单元205定位于行线210及列线215的交叉点处。
37.可通过激活或选择存取线(例如行线210或列线215中的一或多者)对存储器单元205执行例如读取及写入的操作。通过加偏压于行线210及列线215(例如，将电压施加到行线210或列线215)，可在其交叉点处存取单个存储器单元205。呈二维或三维配置的行线210
及列线215的交叉点可被称为存储器单元205的地址。存取线可为与存储器单元205耦合的导电线且可用于对存储器单元205执行存取操作。
38.可通过行解码器220或列解码器225控制存取存储器单元205。举例来说，行解码器220可从本地存储器控制器260接收行地址且基于所接收的行地址激活行线210。列解码器225可从本地存储器控制器260接收列地址且可基于所接收的列地址激活列线215。
39.感测组件230能够可操作以检测存储器单元205的状态(例如，材料状态、电阻、阈值状态)且基于所存储状态确定存储器单元205的逻辑状态。感测组件230可包含用以放大或以其它方式转换由存取存储器单元205所致的信号的一或多个感测放大器。感测组件230可比较从存储器单元205检测到的信号与参考235(例如，参考电压)。存储器单元205的检测到的逻辑状态可提供为感测组件230的输出(例如，到输入/输出240)，且可向包含存储器裸片200的存储器装置的另一组件指示检测到的逻辑状态。
40.本地存储器控制器260可通过各种组件(例如，行解码器220、列解码器225、感测组件230)控制存储器单元205的存取。本地存储器控制器260可为参考图1描述的本地存储器控制器165的实例。在一些实例中，行解码器220、列解码器225及感测组件230中的一或多者可与本地存储器控制器260共置。本地存储器控制器260可操作以从一或多个不同存储器控制器(例如，与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多者，将命令或数据(或所述两者)转译成可由存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，且基于执行一或多个操作将数据从存储器裸片200传递到主机装置105。本地存储器控制器260可产生行信号及列地址信号以激活目标行线210及目标列线215。本地存储器控制器260还可产生及控制在存储器裸片200的操作期间所使用的各种电压或电流。一般来说，本文中论述的施加电压或电流的振幅、形状或持续时间可变化且可针对在操作存储器裸片200中论述的各种操作而不同。
41.本地存储器控制器260可操作以对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作等等。本地存储器控制器260可操作以执行此处未列出的其它存取操作或与存储器裸片200的操作有关的与存取存储器单元205不直接有关的其它操作。
42.本地存储器控制器260可操作以对存储器裸片200的一或多个存储器单元205执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可经编程以存储所要逻辑状态。本地存储器控制器260可识别对其执行写入操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205耦合的目标行线210及目标列线215(例如，目标存储器单元205的地址)。本地存储器控制器260可激活目标行线210及目标列线215(例如，将电压施加到行线210或列线215)以存取目标存储器单元205。本地存储器控制器260可在写入操作期间将特定信号(例如，写入脉冲)施加到列线215以将特定状态存储于存储器单元205的存储元件中。用作写入操作的部分的脉冲可包含一持续时间内的一或多个电压电平。
43.本地存储器控制器260可操作以对存储器裸片200的一或多个存储器单元205执行读取操作(例如，感测操作)。在读取操作期间，可确定存储于存储器裸片200的存储器单元205中的逻辑状态。本地存储器控制器260可识别对其执行读取操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205耦合的目标行线210及目标列线215(例
如，目标存储器单元205的地址)。本地存储器控制器260可激活目标行线210及目标列线215(例如，将电压施加到行线210或列线215)以存取目标存储器单元205。感测组件230可检测从存储器单元205接收的信号，其基于施加到行线210的脉冲、施加到列线的脉冲及/或存储器单元205的电阻或阈值特性。感测组件230可放大信号。本地存储器控制器260可激活感测组件230(例如，锁存感测组件)且借此比较从存储器单元205接收的信号与参考235。基于所述比较，感测组件230可确定存储于存储器单元205上的逻辑状态。用作读取操作的部分的脉冲可包含一持续时间内的一或多个电压电平。
44.在一些实例中，对目标存储器单元205执行的写入操作可能干扰由一或多个相邻存储器单元205存储的逻辑状态。举例来说，出于说明性目的，存储器单元205可经布置成或以其它方式分组成区250，其中区250包含存储器单元a到i。当对区250中的存储器单元205执行写入操作时，可对区250中的一或多个其它存储器单元205施加干扰。举例来说，当对存储器单元a执行写入操作时，写入操作可对存储器单元b到i中的一或多者施加干扰。同样地，当对存储器单元b执行写入操作时，写入操作可对存储器单元a及c到i中的一或多者施加干扰等等。在一些实例中，所施加干扰对于相对较近单元可能较强，使得对存储器单元a执行的写入操作可对存储器单元e施加比对存储器单元i施加的干扰更强的干扰。尽管存储器裸片200说明成具有单个区250，但存储器裸片200的存储器单元205可经布置成任何数量个区250，且存储器单元205可为区250中的一或多者的部件。
45.在一些情况中，区250中的干扰可能不会强大到足以导致由区中的存储器单元205存储的逻辑状态的降级。然而，如果对一组存储器单元205执行的写入操作的数量满足阈值，或如果对一组存储器单元205执行的写入操作的速率(例如，时间窗内的写入操作的数量)满足阈值，那么并非以写入操作为目标的存储器单元205可能变得易于使其所存储逻辑状态降级。换句话说，在一些实例中，当时间窗内的写入操作的数量相对较高时，由存储器单元205存储的逻辑状态的降级可更强。此降级可导致在存取存储器单元205时读取裕度降低，或可导致存储器单元205中的数据丢失。
46.在一个实例中，可至少部分由施加到相应存储器单元205的材料元件的热循环或量变曲线写入目标存储器单元205。举例来说，可通过加热对应材料元件以达到不稳定非晶原子布置(例如，熔化材料元件，导致材料元件转变为相对非晶相)，接着进行相对快速冷却(例如，导致材料达到稳定、相对非晶相)或相对缓慢冷却(例如，导致材料达到稳定、相对结晶相)而写入存储器单元205。在一些实例中，可通过经由对应行线210及列线215施加一或多个电流脉冲而支持此加热及冷却。
47.在一些实例中，与写入区250中的目标存储器单元205相关联的加热及冷却可导致区250的相邻(例如，非目标)存储器单元205的意外或非所要加热。举例来说，与对一组存储器单元205的写入操作的数量或速率相关联的加热可超过散热的阈值速率，此可导致一组存储器单元205的温度(例如，区250的主体温度、区250的平均温度、区域温度)升高。相邻存储器单元205的此加热可例如导致相邻存储器单元205的材料状态或特性的转变。
48.在一个实例中，区250的相邻存储器单元205可具有以相对非晶材料状态写入的材料元件，且与对区250的相邻存储器单元205的写入操作相关联的加热可动员材料元件的原子朝向更结晶布置转变。换句话说，以相对非晶原子布置写入的材料存储器元件的加热可导致朝向更结晶原子布置的意外转变。朝向更结晶原子布置或远离更非晶原子布置的转变
可降低将存储器单元205区分为最初以更非晶原子布置写入的能力。因此，根据此及其它实例，在写入操作期间相邻存储器单元205的不利加热可降低正确读取最初写入到存储器单元205的逻辑状态的能力。
49.尽管在由对相邻存储器单元205的写入操作所致的原子布置的意外或降级转变的上下文中进行描述，但存储器单元205中的所存储状态的降级可由其它现象所致。举例来说，对于基于存储不同阈值特性的材料存储器元件区分逻辑状态的存储器单元205，在来自对相邻存储器单元205的写入操作的加热导致阈值特性改变(例如，与最初写入阈值电压相比，导致存储器单元205的阈值电压上升或下降)时，所存储逻辑状态可降级。在另一实例中，对于基于维持电荷或极化区分逻辑状态的存储器单元205，在来自对相邻存储器单元205的写入操作的加热改变用于存储电荷或极化的容量(例如，归因于温度相依电荷容量，归因于温度相依饱和极化，归因于温度相依电介质特性)时，所存储逻辑状态可降级。此外，尽管在来自写入操作的意外或非所要加热的上下文中进行描述，但可由可导致存储于存储器阵列的区250中的逻辑状态的热降级的其它存取操作(例如读取操作或刷新操作)导致此加热。
50.在一些实例中，为在存在此降级的情况下适应正确读取操作，存储器裸片200可经配置以执行周期性刷新操作以减轻、减少或消除此降级的效应(例如，以还原经写入状态)。然而，此类刷新操作可与非所要功率消耗、不利存储器单元应力或耐久性损失或其它缺点相关联。另外或替代地，存储器裸片200可经配置成不同逻辑状态的特性之间的相对较宽保护带，但此配置可与相对较窄读取窗预算、相对较高功率消耗、相对较低阵列密度或其它非所要特性相关联。
51.根据如本文中公开的实例，可通过支持其中存储器裸片200抑制或禁止将信息写入到一组存储器单元205(例如，存储器阵列的区250)的操作模式而减少逻辑状态降级。在一些实例中，抑制执行写入操作或禁止写入操作可支持一组存储器单元205返回到标称状态或条件，其中存储器单元205不易因对相邻存储器单元205的写入操作而使其逻辑状态降级。举例来说，在某一时段内的此抑制或禁止可允许一组存储器单元205的主体或区域温度下降(例如，通过来自存储器阵列的区的散热)，其可包含将温度降低到用于一组存储器单元205的正常、标称或其它优选操作条件。在此抑制或禁止的持续时间之时或之后，对存储器阵列的区的写入操作可继续，或存储器阵列的区可以其它方式可用于写入操作(例如，因为一组存储器单元205的温度的降低或稳定化可降低一组存储器单元205对逻辑状态降级的敏感性)。
52.图3说明根据如本文中公开的实例的存储器阵列300的实例。存储器阵列300可为参考图1及2描述的存储器阵列或存储器裸片的部分的实例。存储器阵列300可包含定位于衬底上方的存储器单元的第一层面305及处于第一阵列或层面305的顶部上的存储器单元的第二层面310。尽管存储器阵列300的实例包含两个层面305、310，但存储器阵列300可包含任何数量个层面(例如，一个、两个、三个、四个、五个、六个、七个、八个)。
53.存储器阵列300还可包含行线210-a、行线210-b、行线210-c、行线210-d、列线215-a及列线215-b，其可为行线210及列线215的实例，如参考图2描述。第一层面305及第二层面310的一或多个存储器单元可包含存取线之间的支柱中的一或多个硫属化物材料。举例来说，存取线之间的单个堆叠可包含第一电极、第一硫属化物材料(例如，选择器组件)、第二
电极、第二硫属化物材料(例如，存储元件)或第三电极中的一或多者。尽管用数值指示符标记包含于图3中的一些元件，旦未标记其它对应元件，但其相同或将被理解为类似，以试图增加所描绘特征的可见性及清晰度。
54.第一层面305的一或多个存储器单元可包含电极325-a、存储元件320-a或电极325-b中的一或多者。第二层面310的一或多个存储器单元可包含电极325-c、存储元件320-b及电极325-d。存储元件320可为硫属化物材料的实例，例如相变存储元件、定限存储元件或自选择存储元件。在一些实例中，第一层面305及第二层面310的存储器单元可具有共同导电线使得一或多个层面305及一或多个层面310的对应存储器单元可共享列线215或行线210。举例来说，第二层面310的第一电极325-c及第一层面305的第二电极325-b可与列线215-a耦合使得列线215-a可由垂直邻近存储器单元共享。
55.在一些实例中，存储元件320的材料可包含硫属化物材料或其它合金，包含硒(se)、碲(te)、砷(as)、锑(sb)、碳(c)、锗(ge)、硅(si)或铟(in)、硫(s)、镓(ga)、锡(sn)或铅(pb)或其各种组合。在一些实例中，硫属化物可包含各自呈原子或分子形式的额外元素，例如氢(h)、氧(o)、氮(n)、氯(cl)或氟(f)。
56.在一些实例中，存储元件320可为相变存储器单元的实例。在此类实例中，存储元件320中使用的材料可基于合金(例如上文列出的合金)且可经操作以便在存储器单元的正常操作期间经历相变或变为不同物理状态。举例来说，相变存储器单元可具有非晶状态(例如，相对无序原子配置)及结晶状态(例如，相对有序原子配置)。
57.相变存储器单元可展现相变材料(其可为硫属化物材料)的结晶状态与非晶状态的电阻之间的显著差异。处于结晶状态的材料可具有布置成周期性结构的原子，此可导致相对较低电阻。相比之下，处于非晶状态的材料可不具有周期性原子结构或具有相对较小周期性原子结构，此可具有相对较高电阻。
58.材料的非晶状态与结晶状态之间的电阻值的差异可为显著的。举例来说，处于非晶状态的材料可具有比处于结晶状态的材料的电阻大一或多个数量级的电阻。在一些实例中，材料可为部分非晶及部分结晶，且电阻可具有处于完全结晶或完全非晶状态的材料的电阻之间的某一值。在此类实例中，可使用材料来存储多于两个逻辑状态(例如，三个或更多个逻辑状态)。
59.在相变存储器单元(例如，电极325-a、存储元件320-a、电极325-b)的编程(写入)操作期间，编程脉冲的各种参数可影响(例如，确定、设置、编程)存储元件320的材料的特定行为或特性，例如材料的阈值电压或材料的电阻。为在相变存储器单元中编程低电阻状态(例如，一相对结晶状态)，可施加加热或熔化存储元件320的材料的编程脉冲，其可与至少暂时形成相对无序(例如，非晶)原子布置相关联。可在一持续时间内减小(例如，相对缓慢)编程脉冲的振幅以允许材料在其冷却时形成结晶结构，借此形成稳定结晶材料状态。为在相变存储器单元中编程高电阻状态(例如，相对非晶状态)，可施加加热及/或熔化存储元件320的材料的编程脉冲。可比用于低电阻状态的编程脉冲更迅速地减小编程脉冲的振幅。在此类案例中，材料可与呈更无序原子布置的原子一起冷却，此是因为原子在材料达到稳定状态之前无法形成结晶结构，借此形成稳定非晶材料状态。取决于由存储元件320的材料存储的逻辑状态的存储元件320的材料的阈值电压或电阻的差异可对应于存储元件320的读取窗。在一些情况中，存储元件的部分可经历与逻辑状态相关联的材料变化。
60.在一些实例中，例如对于定限存储器单元或自选择存储器单元，由存储器单元支持的一些或全部一组逻辑状态可与硫属化物材料的非晶状态相关联(例如，处于单个状态的材料可操作以存储不同逻辑状态)。在一些实例中，存储元件320可为自选择存储器单元的实例。在此类实例中，存储元件320中使用的材料可为合金(例如上文列出的合金)且可经操作以便在存储器单元的正常操作期间不会经历相变(例如，可不经历相对结晶状态与相对非晶状态之间的变化)。举例来说，存储元件320的材料可包含禁止硫属化物材料改变状态且因此可保持在单个状态(例如，非晶状态或结晶状态)的化学元素，例如砷。在一些实例中，例如对于自选择存储器单元，由存储器单元支持的一些或全部一组逻辑状态可与硫属化物材料的非晶状态相关联(例如，处于单个状态的材料可操作以存储不同逻辑状态)。举例来说，逻辑状态
‘0’
及逻辑状态
‘1’
两者可与硫属化物材料的非晶状态相关联。
61.在自选择存储器单元(例如，包含电极325-a、存储元件320-a及电极325-b)的编程(写入)操作期间，用于写入操作的极性可影响(确定、设置、编程)存储元件320的材料的特定行为或特性，例如材料的阈值电压。取决于由存储元件320的材料存储的逻辑状态的存储元件320的材料的阈值电压的差异(例如，在材料存储逻辑状态
‘0’
时阈值电压与存储逻辑状态
‘1’
时阈值电压之间的差异)可对应于存储元件320的读取窗。
62.在一些实例中，存储器阵列300的架构可被称为交叉点架构，其中存储器单元形成于行线210与列线215之间的拓扑交叉点处。相较于其它存储器架构，此交叉点架构可以较低生产成本提供相对较高密度数据存储。举例来说，交叉点架构相较于其它架构可具有缩小的面积及因此增加的存储器单元密度的存储器单元。举例来说，相较于具有6f2存储器单元面积的其它架构(例如具有三端子选择器元件的架构)，架构可具有4f2存储器单元面积，其中f是最小特征大小。举例来说，dram可使用晶体管(其是三端子装置)作为用于每一存储器单元的选择器元件且相较于交叉点架构可具有更大存储器单元面积。
63.虽然图3的实例展示两个存储器层面，但其它配置是可行的。在一些实例中，存储器单元的单个存储器层面(其可被称为二维存储器)可建构于衬底上方。在一些实例中，存储器单元的两个或更多个层面可以类似于三维交叉点架构中的方式配置。此外，在一些情况中，在图3中展示或参考图3描述的元件可如展示或描述般彼此电耦合但物理上重新布置(例如，存储元件320及可能选择元件或电极325可电串联在行线210与列线215之间但无需呈支柱或堆叠配置)。
64.在一些实例中，对存储器阵列300的区执行的写入操作可能干扰由存储器阵列300的一或多个相邻存储器单元存储的逻辑状态。举例来说，如果对存储器阵列300的区执行的写入操作的数量满足阈值，或如果对存储器阵列300的区执行的写入操作的速率满足阈值，那么并非以写入操作为目标的存储器单元可能变得易于使其所存储逻辑状态降级。此降级可导致在存取存储器阵列300的存储器单元时读取裕度降低，或可导致存储器阵列300的一或多个存储器单元中的数据丢失。
65.在一个实例中，来自对存储器阵列300的一个存储器单元执行的写入操作的热传递可导致存储器阵列300的相邻(例如，非目标)存储器单元的意外或非所要加热。举例来说，与对存储器阵列300的区的写入操作的数量或速率相关联的加热可超过散热的阈值速率，此可导致存储器阵列300的一组存储器单元的温度(例如，主体温度、区域温度)升高。相邻存储器单元205的此加热可例如导致相邻存储器单元205的材料状态或其它物理特性的
转变。
66.在一些情况中，可沿行线210或列线215中的一或两者传递热，此可导致存储器阵列300的非目标存储器单元的局部加热。举例来说，热可经由电极325传递到存储元件320，此可导致电极325附近的存储元件320的原子的局部迁移。在一些情况中，原子的此迁移可导致电极325附近的存储元件320的结晶区的局部成核。因此，电极325附近的存储元件320的一或多个区可因由对相邻存储器单元的写入操作导致的写入干扰而变得部分结晶。在一些实例中，热传递或主体加热在第一层面305与第二层面310之间或对于可具有热非对称性(例如，关于热传递路径或导热率的非对称性、关于热容量的非对称性)的其它布置的层面可为不同的，使得一个层面的存储元件320或多或少易受来自热干扰的此结晶的影响。朝向存储元件320的更结晶原子布置或远离存储元件320的更非晶原子布置的转变可降低将对应存储器单元区分为最初以更非晶原子布置写入的能力。
67.因此，根据此及其它实例，归因于存储器阵列300的相邻存储器单元的写入操作的存储器单元的不利加热可降低正确读取最初写入到存储器阵列的存储器单元的逻辑状态的能力。根据如本文中公开的实例，可通过支持其中主机装置105、存储器装置110或所述两者可在一持续时间内抑制将信息写入到存储器阵列300的区或可在一持续时间内禁止与对存储器阵列300的区的写入操作相关联的写入命令的操作模式而减少此逻辑状态降级。在一些实例中，在一时段内的此抑制或禁止可支持一组存储器单元205的主体或区域温度的相对降低或稳定化(例如，通过来自存储器阵列的区的散热)，其可包含将温度降低(例如，在抑制或禁止的持续时间内)到用于一组存储器单元的正常、标称或其它较佳操作条件。
68.如本文中使用，存储器阵列的“区”可指代存储器单元的各种划分或组织，且在所描述技术的上下文中存储器阵列可包含任何数量的一或多个区。举例来说，第一层面305可被称为第一区，且第二层面310可被称为第二区。因此，当对第一层面305的写入操作的数量或速率满足阈值时，可在第一层面305上暂停或禁止写入操作。在其它实例中，区可跨越多于一个层面，层面可包含多个区或其组合。在一些实例中，写入操作可在第二层面310上继续而在第一层面305上暂停或禁止写入操作。在一些实例中，读取操作可在第一层面305上继续而在第一层面305上暂停或禁止写入操作。
69.在另一实例中，存储器阵列的区可指代共享一行线210或共享一组行线210的一组存储器单元。另外或替代地，存储器阵列的区可指代共享一列线215或共享一组列线215的一组存储器单元。在另一实例中，存储器阵列的一个区可指代与第一组行线210及第一组列线215相关联的存储器阵列的第一可独立寻址区段，且存储器阵列的另一区可指代与第二组行线210及第二组列线215相关联的存储器阵列的第二可独立寻址区段。在另一实例中，存储器阵列的区可指代与存储器阵列(例如，对于具有单个区的存储器阵列)相关联的全部存储器单元。用于定义存储器阵列的区的这些实例仅出于说明性目的，且用于暂停或禁止写入操作的所描述技术可应用于存储器阵列的区的其它定义。
70.在一些实例中，在一时段内抑制执行写入操作或禁止写入操作可支持存储器阵列300的区返回到标称状态或条件，其中存储器单元不易因对相邻存储器单元的写入操作而使其逻辑状态降级。举例来说，此抑制或禁止可允许存储器阵列300的区的主体或区域温度下降(例如，通过来自存储器阵列的区的散热)，其可包含将温度降低(例如，在禁止或抑制的持续时间内)到用于存储器阵列的区的正常、标称或其它优选操作条件。在此操作条件
中，或作为此操作条件的结果，存储器单元可变得不易受逻辑状态降级的影响，例如变得不易形成或成核结晶或部分结晶区(例如，在以非晶或相对非晶原子布置写入的存储器单元中)。
71.图4说明根据如本文中公开的实例的支持用于存储器系统的写入操作技术的存储器装置110中的特性电压分布的标绘图400。标绘图400可说明相对于标准偏差σ或某一其它概率测量的存储器阵列的存储器单元205的代表性群体(例如，可配置材料存储器元件的代表性群体、存储元件320的代表性群体、区250的存储器单元205的群体)的特性电压分布。出于说明目的，σ轴可为非线性轴使得特性电压的常态分布可被说明为标绘图400中的线性分布。在一些实例中，标绘图400的分布可被称为高斯分布。
72.标绘图400中描绘的特性电压可说明可与由所表示存储器单元存储的逻辑状态有关的各种电压。在第一实例中，标绘图400中描绘的特性电压可指代在施加具有配置电流振幅的读取脉冲或读取信号时跨存储器单元205的电压。此解译可表示pcm存储器单元，其中不同逻辑状态可与存储元件320的不同电阻电平相关联。换句话说，具有相对较低特性电阻的存储器单元205(例如，具有具更结晶原子布置的存储元件320的存储器单元)可与标绘图400中的相对较低特性电压(例如，读取电压)相关联，且具有相对较高特性电阻的存储器单元205(例如，具有具更非晶原子布置的存储元件320的存储器单元205)可与标绘图400中的相对较高特性电压相关联。
73.在第二实例中，标绘图400中描绘的特性电压可指代所表示存储器单元205的阈值电压，例如电压边界，高于所述电压边界存储器单元205将允许电流流动，且低于所述电压边界存储器单元205将不允许电流流动。此解译可表示定限存储器单元，其中不同逻辑状态可与存储元件320的不同阈值电压电平相关联。换句话说，具有相对较低阈值电压的存储器单元205可与标绘图400中的相对较低特性电压相关联，且具有相对较高阈值电压的存储器单元205可与标绘图400中的相对较高特性电压相关联。
74.分布410可说明在存储第一逻辑状态或材料状态(例如，“设置”状态)时用于存储器单元205的代表性群体的特性电压的标称分布。分布410可与下边界或边缘(例如，边缘411)(其可被称为“e1”)及上边界或边缘(例如，边缘412)(其可被称为“e2”)相关联。分布410可说明统计分布的各种解译，例如六个标准偏差的跨度(例如，6σ)、十二个标准偏差的跨度(例如，12σ)或在存储设置状态时存储器单元205的代表性群体的最小特性电压与最大特性电压之间的跨度。
75.分布420可说明在存储第二逻辑状态或材料状态(例如，“复位”状态)时用于存储器单元205的代表性群体的特性电压的标称分布。分布420可与下边界或边缘(例如，边缘421)(其可被称为“e3”)及上边界或边缘(例如，边缘422)(其可被称为“e4”)相关联。分布420可说明统计分布的各种解译，例如六个标准偏差的跨度(例如，6σ)、十二个标准偏差的跨度(例如，12σ)或在存储复位状态时存储器单元205的代表性群体的最小特性电压与最大特性电压之间的跨度。
76.标绘图400还说明可用于检测或区分由存储器单元205的代表性群体存储的相应逻辑状态的参考电压430(例如，读取电压、边界电压、分界电压)。在一些实例中，参考电压430可被称为电压分界(v
dm
)或以其它方式与电压分界相关联，电压分界可指代经配置为介于存储器单元205的代表性群体的设置与复位状态之间的分界或其它参考电压或偏压，其
在存储器装置110中可为固定或可变的。
77.参考其中特性电压与在施加具有配置电流振幅的读取脉冲时跨存储器单元205的电压(例如，读取电压)或用于驱动经配置读取脉冲的电压相关联的实例，可基于电压是高于还是低于参考电压430而评估存储器单元205的逻辑状态。参考分布410及420，存储设置状态的代表性群体的存储器单元205可具有低于参考电压430的与读取脉冲相关联的读取电压，且存储复位状态的代表性群体的存储器单元205可具有高于参考电压430的与读取脉冲相关联的读取电压。
78.参考其中特性电压与存储器单元205的阈值电压(例如，用于驱动电流通过存储器单元205的电压、用于击穿存储器单元205的电阻的电压)相关联的实例，可基于导致阈值事件的跨存储器单元205的电压是高于还是低于参考电压430而评估存储器单元205的逻辑状态。举例来说，参考分布410及420，存储设置状态的代表性群体的存储器单元205可在施加参考电压430时允许电流流动(例如，高于阈值电流量的电流流动)，此是因为参考电压430高于所述存储器单元205中的每一者的阈值电压(例如，此是因为分布410低于参考电压430)。换句话说，处于设置状态的存储器单元205将响应于施加参考电压430而“定限”。另一方面，存储复位状态的代表性群体的存储器单元205在施加参考电压430时可不允许流动流动，或可允许低于阈值的某一电流流动(例如，漏电流)，此是因为参考电压430低于所述存储器单元205中的每一者的阈值电压(例如，因为分布420高于参考电压430)。换句话说，处于复位状态的存储器单元205可不响应于施加参考电压430而定限。因此，检测存储器单元205是否响应于施加参考电压430而定限可用于评估是以设置状态还是复位状态写入存储器单元205。
79.标绘图400还可说明可适用于存储器单元205的代表性群体的存取操作的各种裕度。举例来说，“e3裕度”可指代分布420的边缘421(例如，与具有相对较高阈值电压的逻辑状态或材料状态相关联的分布的下边缘)与参考电压430之间的差异。通常，e3裕度可指代针对在给定参考电压430的情况下意外检测到处于复位状态的存储器单元205的相对较低电阻或意外定限处于复位状态的存储器单元205(例如，在读取应存储复位状态或以复位状态写入的存储器单元205时意外检测或解译设置状态)的裕度。因此，改进e3裕度可与加宽分布420与参考电压430之间的裕度(例如，通过将参考电压430偏移到较低电压，通过将边缘421偏移到较高电压，通过将分布420偏移到较高电压)相关联。
80.在另一实例中，“e2裕度”可指代分布410的边缘412(例如，与具有相对较低阈值电压的逻辑状态或材料状态相关联的分布的上边缘)与参考电压430之间的差异。通常，e2裕度可指代针对在给定参考电压430的情况下意外检测到处于设置状态的存储器单元205的相对较高电阻或未能定限处于设置状态的存储器单元205(例如，在读取应存储设置状态或以设置状态写入的存储器单元205时意外检测或解译复位状态)的裕度。因此，改进e2裕度可与加宽分布410与参考电压430之间的裕度(例如，通过将参考电压430偏移到较高电压，通过将边缘412偏移到较低电压，通过将分布410偏移到较低电压)相关联。
81.在一些存储器装置110中，存储器单元205的代表性群体的特性电压的分布(例如，分布410、分布420或所述两者)可在操作存储器装置110的进程中改变或迁移。举例来说，标绘图400说明其中针对复位状态的特性电压从分布420迁移到分布420-a的实例。在一些实例中，可由对目标存储器单元205的写入操作(例如，写入操作的速率、一时段内的写入操作
的数量)驱动热传递到非目标存储器单元205中导致此迁移。举例来说，如本文中描述，此热传递或相关联区域温度升高可导致原子配置、电阻、阈值电压或其它特性的变化，其定向地导致以复位状态写入的存储器单元205的行为更像以设置状态写入的存储器单元205。换句话说，作为对目标存储器单元205执行的写入操作的结果，针对复位状态的存储器单元205的代表性群体的特性电压可向下偏移。在一些实例中，对应边缘421到边缘421-a的特性电压的降低可被描述为e3迁移。
82.尽管从分布420到分布420-a的偏移可说明存储器单元205的群体的特性电压的相对均匀迁移(例如，无标准偏差的伴随变化的平均偏移)，但本文中描述的干扰可导致其它类型的迁移。在一个实例中，某些存储器单元205(例如相对接近分布的下边缘的存储器单元205(例如，较接近边缘421或e3的存储器单元205))可更易受逻辑状态降级的影响。举例来说，分布的下边缘附近的存储器单元205在存在热干扰的情况下可更易于结晶区的成核，使得相较于分布420的上边缘，分布420的下边缘可沿电压轴迁移更远(例如，其中e3迁移大于e4迁移)。在各种实例中，此迁移可导致标绘图400中的分布420的斜率改变(例如，改变分布420的标准偏差)，或变形为标绘图400中的非线性形状(例如，变形为非均匀分布420)。在一些实例中，迁移在存储器阵列的一些区中可为相对均匀的，且在存储器阵列的其它区中可更多变形。
83.处于复位状态的存储器单元205的代表性群体的特性电压的迁移可伴随相关联存储器装置110的电压裕度降低。举例来说，随着边缘421的电压降低(例如，归因于e3迁移)到边缘421-a，分布420的下边缘可变得更接近参考电压430或下降到低于参考电压430，从而说明e3裕度的降低、折叠或消除。
84.根据如本文中公开的实例，可通过支持其中存储器装置抑制或禁止将信息写入到一组代表性存储器单元205(例如，存储器阵列的区)的操作模式而减少或消除逻辑状态降级(例如由从分布420到分布420-a的迁移说明的降级)。在一些实例中，写入操作的此暂停或禁止可支持一组存储器单元205返回到标称状态或条件，其中存储器单元205较不易从分布420迁移到分布420-a。换句话说，用于禁止或暂停写入操作的所描述技术可防止或减轻此迁移，其可使对应存储器装置能够维持读取裕度(例如，维持e3裕度)而无需周期性刷新操作，或支持此类刷新操作的频率降低或其它配置变化。
85.返回到参考图1描述的系统100的说明性实例，主机装置105、存储器装置110或所述两者可经配置以支持所描述技术以减少存储器阵列170中的逻辑状态降级。举例来说，在各种实施方案或设计中，存储器装置110(例如，装置存储器控制器155、本地存储器控制器165)可经配置以在未与主机装置105通信的情况下实行某些技术，或存储器装置110可经配置以至少部分基于来自主机装置105的通信或信令(例如，基于在外部存储器控制器120处执行的操作)而实行某些技术，或主机装置105及存储器装置110可共同经配置以依协调或支持方式实行某些技术。
86.在各种实例中，用于识别可保证抑制、禁止或以其它方式暂停写入操作或其它存取操作的条件的技术可由主机装置105或存储器装置110中的一或两者执行。举例来说，存储器装置110可经配置以识别：对存储器阵列170的区执行的写入操作的数量满足(例如，超过、符合、大于或等于)阈值；在一持续时间期间对存储器阵列170的区执行的写入操作的数量满足阈值；或对存储器阵列170的区执行的写入操作的速率满足阈值。在一些实例中，存
储器装置110可发信号向主机装置105通知已由存储器装置110识别此类条件，此可或可不包含指示特定存储器阵列170或存储器阵列170的区。
87.另外或替代地，主机装置105可经配置以识别：命令或以其它方式对存储器阵列170的区执行的写入操作的数量满足(例如，超过、符合、大于或等于)阈值；在一持续时间期间命令或以其它方式对存储器阵列170的区执行的写入操作的数量满足阈值；或命令或以其它方式对存储器阵列170的区执行的写入操作的速率满足阈值。在一些实例中，主机装置105可发信号向存储器装置110通知已由主机装置105识别此类条件，此可或可不包含指示特定存储器阵列170或存储器阵列170的区。
88.尽管在写入操作的上下文中进行论述，但一些技术可基于其它类型的存取操作或更一般地基于存取操作的总量或存取操作的速率而进行此识别(例如，在主机装置105处，在存储器装置110处)。在一些实例中，特定类型的存取操作(例如，写入操作、读取操作、刷新操作)可或可不经不同地加权作为识别的部分，此可基于此类类型的存取操作倾向于导致对相邻存储器单元的干扰。在一些实例中，识别可包含直接或间接地识别存储器阵列170的区中的加热或热传递的速率满足阈值，此可或可不考虑在主机装置105或存储器装置110处测量的主体或环境温度(例如，以估计存储器阵列170的区中的局部热传递或温度升高)。
89.此外，禁止、抑制或以其它方式暂停写入操作的技术可由主机装置105或存储器装置110中的一或两者执行。举例来说，存储器装置110可经配置以基于用于识别可保证抑制、禁止或以其它方式暂停写入操作的条件的各种技术而抑制将信息写入到存储器阵列170的区。举例来说，存储器装置110可经配置用于基于由存储器装置110本身进行的识别或基于由主机装置105进行且发信号向存储器装置110通知的识别的此抑制。在一些实例中，可在一持续时间(其可为预配置持续时间、基于由存储器装置110或主机装置105识别的条件而确定(例如，在主机装置105或存储器装置110处)的持续时间或其某一组合(例如，基于所识别条件从一组预配置持续时间的选择))内执行此抑制。
90.在此抑制期间，存储器装置110可根据各种技术处置来自主机装置105的传入存取命令。在一个实例中，存储器装置110可在完成抑制周期之后将写入命令存储于(例如，存储器装置110的)缓冲器中且执行对应于存储于缓冲器中的命令的写入操作。在另一实例中，基于抑制对存储器阵列170的区执行写入操作，存储器装置110可确定对相同存储器阵列170的不同区或完全对不同存储器阵列170执行所接收的写入命令。在其它实例中，存储器装置110可忽略从主机装置105接收的此类存取命令(例如，写入命令、刷新命令)，或可明确地发信号向存储器装置110通知尚未或无法执行所接收存取命令，此可使主机装置105能够保存此类命令以供稍后发布到存储器装置110，或可使主机装置能够重新配置此类命令(例如，将其发布到存储器阵列170的不同区、不同存储器阵列170或不同存储器装置110)。
91.在一些实例中，在抑制执行写入操作时，存储器装置110可允许对存储器阵列170的区的其它存取操作，例如读取操作。举例来说，例如读取操作的其它存取操作相较于写入操作可与较低加热程度或其它干扰相关联，且因此不太可能使相邻存储器单元易受逻辑状态降级的影响。在其它实例中，在抑制执行写入操作时，存储器装置110可抑制完全对存储器阵列170或存储器阵列170的区执行读取操作、读取操作及刷新操作或存取操作。在一些实例中，在此抑制期间，存储器装置110可发信号向主机装置105通知存储器装置110抑制执行写入操作、读取操作或刷新操作中的一或多者，或存储器装置110以其它方式不可用于存
取操作(例如，写入操作，在一持续时间内)。
92.另外或替代地，主机装置105可经配置以基于用于识别可保证抑制、禁止或以其它方式暂停写入操作的条件的各种技术而禁止将信息写入到存储器阵列170或存储器阵列170的区。举例来说，主机装置105可经配置用于基于由主机装置105本身进行的识别，或基于由存储器装置110进行且发信号向主机装置105通知的识别的此禁止。在一些实例中，可在一持续时间(其可为预配置持续时间、基于由主机装置105或存储器装置110识别的条件而确定(例如，在主机装置105或存储器装置110处)的持续时间或其某一组合(例如，基于所识别条件从一组预配置持续时间的选择))内执行此禁止。
93.在此禁止期间，主机装置105可根据各种技术处置处理或发布写入命令。在一个实例中，主机装置105可在完成写入操作禁止的周期之后将写入命令存储于(例如，主机装置105的)缓冲器中且传输对应于存储于缓冲器中的命令的写入操作。在另一实例中，基于抑制对存储器阵列170的区执行写入操作，主机装置105可至少部分基于此禁止(例如，在此禁止的持续时间期间)确定对存储器阵列170的不同区执行写入操作。在另一实例中，基于抑制对存储器阵列170的区执行写入操作，主机装置105可至少部分基于此禁止(例如，在此禁止的持续时间期间)确定对不同存储器阵列170执行写入操作。在另一实例中，基于抑制对存储器阵列170的区执行写入操作，主机装置105可确定对不同存储器装置110执行写入操作。
94.在一些实例中，在禁止写入操作时，主机装置105可继续针对存储器阵列170的区发布或传输其它类型的存取命令(例如读取命令)。举例来说，例如读取命令的其它存取命令相较于写入操作可与较低加热程度或其它干扰相关联，且因此不太可能使相邻存储器单元易受逻辑状态降级的影响。在其它实例中，在禁止写入操作时，主机装置105还可禁止完全对存储器阵列170或存储器阵列170的区的读取操作、读取操作及刷新操作或存取操作。在一些实例中，在此禁止期间，主机装置105可发信号向存储器装置110通知存储器装置110抑制执行写入操作、读取操作或刷新操作中的一或多者，此可为抑制执行由相同或不同主机装置105命令的存取操作。
95.通过使用根据本文中公开的实例的各种技术，存储器装置110、主机装置105或包含主机装置105及存储器装置110的系统可经配置用于通过支持其中主机装置105、存储器装置110或所述两者抑制或禁止对存储器阵列的区执行存取操作的操作模式而减少逻辑状态降级的方面。此类技术可使存储器装置110能够维持适合读取裕度同时还减小刷新操作的速率，此可提供例如减少存取错误、减少功率消耗、减少存储器单元疲乏及其它益处的有利性能。
96.图5展示根据如本文中公开的实例的支持用于存储器系统的写入操作技术的存储器装置505的框图500。存储器装置505可为如参考图1到7描述的存储器装置的方面的实例。存储器装置505可包含存取操作识别器510、存取操作控制器515、写入操作组件520、写入操作命令接收器525、写入操作缓冲器530及写入模式指示器535。这些模块中的每一者可彼此直接或间接地通信(例如，经由一或多个总线)。
97.存取操作识别器510可识别对存储器阵列的区执行的写入操作的数量满足阈值。在一些实例中，存取操作识别器510可识别在第二持续时间期间执行的写入操作的数量满足阈值。在一些实例中，存取操作识别器510可识别执行所述数量的写入操作的速率满足阈
值。在一些实例中，存取操作识别器510可识别与所述数量的写入操作相关联的加热速率满足阈值。
98.存取操作控制器515可基于写入操作的数量满足阈值而在第一持续时间内抑制将信息写入到存储器阵列的区。在一些实例中，存取操作控制器515可基于在其内执行所述数量的写入操作的第二持续时间或执行所述数量的写入操作的速率而确定第一持续时间。
99.在一些实例中，存取操作控制器515可在用于抑制将信息写入到存储器阵列的区的第一持续时间的至少一部分期间允许对存储器阵列的区的读取操作。在一些实例中，存取操作控制器515可在抑制执行写入操作时(例如，在用于抑制将信息写入到存储器阵列的区的第一持续时间的至少一部分期间)抑制对存储器阵列的区执行读取操作。
100.写入操作组件520可基于在第一持续时间内抑制将信息写入到区而对存储器阵列的区执行一或多个写入操作。在一些实例中，对存储器阵列的区执行一或多个写入操作包含从缓冲器检索一或多个写入命令及在第一持续时间之后执行一或多个写入操作。在一些实例中，写入操作组件520可基于在第一持续时间内抑制将信息写入到区而确定对存储器阵列的第二区执行对应于一或多个写入命令的写入操作。在一些实例中，写入操作组件520可在第一持续时间内将写入操作引导到存储器阵列的第二区。
101.写入操作命令接收器525可从主机装置接收对应于一或多个写入操作的一或多个写入命令。在一些实例中，写入操作命令接收器525可在第一持续时间期间从主机装置接收一或多个写入命令。
102.写入操作缓冲器530可基于在第一持续时间内抑制将信息写入到存储器阵列的区而将一或多个写入命令存储于缓冲器中。
103.写入模式指示器535可基于识别写入操作的数量满足阈值而发信号向主机装置通知第一持续时间内的写入模式的指示。在一些实例中，写入模式指示器535可向主机装置指示存储器装置抑制执行写入操作。在一些实例中，写入模式指示器535可向主机装置指示存储器阵列的区。
104.图6展示根据如本文中公开的实例的支持用于存储器系统的写入操作技术的主机装置605的框图600。主机装置605可为如参考图1到7描述的主机装置的方面的实例。主机装置605可包含存取操作识别器610、存取操作控制器615、写入操作组件620、写入模式信令组件625、写入操作缓冲器630、写入命令传输器635及读取命令传输器640。这些模块中的每一者可彼此直接或间接地通信(例如，经由一或多个总线)。
105.存取操作识别器610可识别对存储器装置的存储器阵列的区执行的写入操作的数量满足阈值。在一些实例中，存取操作识别器610可识别在第二持续时间期间执行的写入操作的数量满足阈值。在一些实例中，存取操作识别器610可识别执行所述数量的写入操作的速率满足阈值。在一些实例中，存取操作识别器610可识别与所述数量的写入操作相关联的加热速率满足阈值。
106.存取操作控制器615可基于写入操作的数量满足阈值而在第一持续时间内禁止将信息写入到存储器阵列的区。在一些实例中，存取操作控制器615可基于在第一持续时间期间禁止写入信息而确定对存储器阵列的第二区执行一或多个写入操作。在一些实例中，存取操作控制器615可基于在第一持续时间期间禁止写入信息而确定对第二存储器装置执行一或多个写入操作。在一些实例中，存取操作控制器615可基于在其内执行所述数量的写入
操作的第二持续时间或执行所述数量的写入操作的速率而确定第一持续时间。在一些实例中，存取操作控制器615可在禁止写入操作时禁止对存储器阵列的区的读取操作。
107.写入操作组件620可基于在第一持续时间内禁止将信息写入到存储器阵列的区而执行一或多个写入操作。
108.写入模式信令组件625可将存储器装置在第一持续时间内抑制将信息写入到存储器阵列的区的指示传输到存储器装置。在一些实例中，写入模式信令组件625可基于识别写入操作的数量满足阈值而发信号向存储器装置通知第一持续时间内的写入模式的指示。在一些实例中，写入模式信令组件625可向存储器装置指示主机装置禁止写入操作。在一些实例中，写入模式信令组件625可向存储器装置指示存储器阵列的区。
109.写入操作缓冲器630可将一或多个写入命令存储于写入缓冲器中。
110.写入命令传输器635可在第一持续时间之后将一或多个写入命令传输到存储器装置。在一些实例中，写入命令传输器635可基于确定对存储器阵列的第二区执行一或多个写入操作而传输用于存储器阵列的第二区的一或多个写入命令。在一些实例中，写入命令传输器635可基于确定对第二存储器装置执行一或多个写入操作而将一或多个写入命令传输到第二存储器装置。
111.读取命令传输器640可在用于禁止将信息写入于存储器阵列的区中的第一持续时间的至少一部分期间传输用于待对存储器阵列的区执行的一或多个读取操作的一或多个读取命令。
112.图7展示说明根据如本文中公开的实例的支持用于存储器系统的写入操作技术的一或若干方法700的流程图。可由如本文中描述的存储器装置或其组件实施方法700的操作。举例来说，可由如参考图5描述的存储器装置执行方法700的操作。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件执行所描述功能。另外或替代地，存储器装置可使用专用硬件来执行所描述功能的方面。
113.在705，存储器装置可识别对存储器阵列的区执行的写入操作的数量满足阈值。可根据本文中描述的方法来执行705的操作。在一些实例中，可由如参考图5描述的存取操作识别器执行705的操作的方面。
114.在710，存储器装置可基于写入操作的数量满足阈值而在第一持续时间内抑制将信息写入到存储器阵列的区。可根据本文中描述的方法来执行710的操作。在一些实例中，可由如参考图5描述的存取操作控制器执行710的操作的方面。
115.在715，存储器装置可基于在第一持续时间内抑制将信息写入到存储器阵列的区而对区执行一或多个写入操作。可根据本文中描述的方法来执行715的操作。在一些实例中，可由如参考图5描述的写入操作组件执行715的操作的方面。
116.在一些实例中，如本文中描述的设备可执行一或若干方法，例如方法700。设备可包含用于在存储器装置处识别对存储器阵列的区执行的写入操作的数量满足阈值、基于写入操作的数量满足阈值而在第一持续时间内抑制将信息写入到存储器阵列的区及基于在第一持续时间内抑制将信息写入到存储器阵列的区而对区执行一或多个写入操作的特征、电路系统、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)。
117.本文中描述的方法700及设备的一些实例可进一步包含用于从主机装置接收对应于一或多个写入操作的一或多个写入命令且基于在第一持续时间内抑制将信息写入到存
储器阵列的区而将一或多个写入命令存储于缓冲器中的操作、特征、电路系统、构件或指令。在一些实例中，对存储器阵列的区执行一或多个写入操作包含从缓冲器检索一或多个写入命令及在第一持续时间之后执行一或多个写入操作。本文中描述的方法700及设备的一些实例可进一步包含用于在第一持续时间期间从主机装置接收一或多个写入命令且基于在第一持续时间内抑制将信息写入到存储器阵列的第二区而确定对所述区执行对应于一或多个写入命令的写入操作的操作、特征、电路系统、构件或指令。
118.在本文中描述的方法700及设备的一些实例中，识别写入操作的数量满足阈值可包含用于识别在第二持续时间期间执行的写入操作的数量满足阈值的操作、特征、电路系统、构件或指令。本文中描述的方法700及设备的一些实例可进一步包含用于基于在其内执行所述数量的写入操作的第二持续时间或执行所述数量的写入操作的速率而确定第一持续时间的操作、特征、电路系统、构件或指令。
119.本文中描述的方法700及设备的一些实例可进一步包含用于在用于抑制将信息写入到存储器阵列的区的第一持续时间的至少一部分期间允许对存储器阵列的区的读取操作的操作、特征、电路系统、构件或指令。本文中描述的方法700及设备的一些实例可进一步包含用于基于识别写入操作的数量满足阈值而发信号向主机装置通知第一持续时间内的写入模式的指示的操作、特征、电路系统、构件或指令。
120.在本文中描述的方法700及设备的一些实例中，信令可包含用于向主机装置指示存储器装置抑制执行写入操作的操作、特征、电路系统、构件或指令。在本文中描述的方法700及设备的一些实例中，信令可包含用于向主机装置指示存储器阵列的区的操作、特征、电路系统、构件或指令。在本文中描述的方法700及设备的一些实例中，抑制可包含用于在第一持续时间内将写入操作引导到存储器阵列的第二区的操作、特征、电路系统、构件或指令。在本文中描述的方法700及设备的一些实例中，识别可包含用于识别执行所述数量的写入操作的速率满足阈值的操作、特征、电路系统、构件或指令。
121.在本文中描述的方法700及设备的一些实例中，识别可包含用于识别与所述数量的写入操作相关联的加热速率满足阈值的操作、特征、电路系统、构件或指令。本文中描述的方法700及设备的一些实例可进一步包含用于在抑制执行写入操作时抑制对存储器阵列的区执行读取操作的操作、特征、电路系统、构件或指令。
122.图8展示说明根据如本文中公开的实例的支持用于存储器系统的写入操作技术的一或若干方法800的流程图。可由如本文中描述的主机装置或其组件实施方法800的操作。举例来说，可由如参考图6描述的主机装置执行方法800的操作。在一些实例中，主机装置可执行指令集以控制主机装置的功能元件执行所描述功能。另外或替代地，主机装置可使用专用硬件来执行所描述功能的方面。
123.在805，主机装置可识别对存储器装置的存储器阵列的区执行的写入操作的数量满足阈值。可根据本文中描述的方法来执行805的操作。在一些实例中，可由如参考图6描述的存取操作识别器执行805的操作的方面。
124.在810，主机装置可基于写入操作的数量满足阈值而在第一持续时间内禁止将信息写入到存储器阵列的区。可根据本文中描述的方法来执行810的操作。在一些实例中，可由如参考图6描述的存取操作控制器执行810的操作的方面。
125.在815，主机装置可基于在第一持续时间内禁止将信息写入到存储器阵列的区而
执行一或多个写入操作。可根据本文中描述的方法来执行815的操作。在一些实例中，可由如参考图6描述的写入操作组件执行815的操作的方面。
126.在一些实例中，如本文中描述的设备可执行一或若干方法，例如方法800。设备可包含用于在主机装置处识别对存储器装置的存储器阵列的区执行的写入操作的数量满足阈值、在主机装置处基于写入操作的数量满足阈值而在第一持续时间内禁止将信息写入到存储器阵列的区及基于在第一持续时间内禁止将信息写入到存储器阵列的区而执行一或多个写入操作的特征、电路系统、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)。
127.本文中描述的方法800及设备的一些实例可进一步包含用于将存储器装置在第一持续时间内抑制将信息写入到存储器阵列的区的指示传输到存储器装置的操作、特征、电路系统、构件或指令。
128.在本文中描述的方法800及设备的一些实例中，执行一或多个写入操作可包含用于将一或多个写入命令存储于写入缓冲器中且在第一持续时间之后将一或多个写入命令传输到存储器装置的操作、特征、电路系统、构件或指令。本文中描述的方法800及设备的一些实例可进一步包含用于基于在第一持续时间期间禁止写入信息而确定对存储器阵列的第二区执行一或多个写入操作且基于确定对存储器阵列的第二区执行一或多个写入操作而传输用于存储器阵列的第二区的一或多个写入命令的操作、特征、电路系统、构件或指令。
129.本文中描述的方法800及设备的一些实例可进一步包含用于基于在第一持续时间期间禁止写入信息而确定对第二存储器装置执行一或多个写入操作且基于确定对第二存储器装置执行一或多个写入操作而将一或多个写入命令传输到第二存储器装置的操作、特征、电路系统、构件或指令。在本文中描述的方法800及设备的一些实例中，识别对存储器阵列的区执行的写入操作的数量满足阈值可包含用于识别在第二持续时间期间执行的写入操作的数量满足阈值的操作、特征、电路系统、构件或指令。
130.本文中描述的方法800及设备的一些实例可进一步包含用于基于在其内执行所述数量的写入操作的第二持续时间或执行所述数量的写入操作的速率而确定第一持续时间的操作、特征、电路系统、构件或指令。本文中描述的方法800及设备的一些实例可进一步包含用于在用于禁止将信息写入于存储器阵列的区中的第一持续时间的至少一部分期间传输用于待对存储器阵列的区执行的一或多个读取操作的一或多个读取命令的操作、特征、电路系统、构件或指令。
131.在本文中描述的方法800及设备的一些实例中，识别可包含用于识别执行所述数量的写入操作的速率满足阈值的操作、特征、电路系统、构件或指令。在本文中描述的方法800及设备的一些实例中，识别可包含用于识别与所述数量的写入操作相关联的加热速率满足阈值的操作、特征、电路系统、构件或指令。本文中描述的方法800及设备的一些实例可进一步包含用于在禁止写入操作时禁止对存储器阵列的区的读取操作的操作、特征、电路系统、构件或指令。
132.本文中描述的方法800及设备的一些实例可进一步包含用于基于识别写入操作的数量满足阈值而发信号向存储器装置通知第一持续时间内的写入模式的指示的操作、特征、电路系统、构件或指令。在本文中描述的方法800及设备的一些实例中，信令可包含用于
向存储器装置指示主机装置禁止写入操作的操作、特征、电路系统、构件或指令。在本文中描述的方法800及设备的一些实例中，信令可包含用于向存储器装置指示存储器阵列的区的操作、特征、电路系统、构件或指令。
133.应注意，上文描述的方法描述可能实施方案，且操作及步骤可经重新布置或以其它方式经修改且其它实施方案是可能的。此外，可组合来自两个或更多个方法的部分。
134.描述一种设备。设备可包含包括一组存储器单元的存储器阵列及控制器。控制器可操作以识别对存储器阵列的区执行的写入操作的数量满足阈值，基于写入操作的数量满足阈值而在第一持续时间内抑制将信息写入到存储器阵列的区，且基于在第一持续时间内抑制将信息写入到存储器阵列的区而对存储器阵列的区执行一或多个写入操作。
135.在一些实例中，控制器可操作以从主机装置接收对应于一或多个写入操作的一或多个写入命令，且基于在第一持续时间内抑制将信息写入到存储器阵列的区而将一或多个写入命令存储于缓冲器中。在一些实例中，为对存储器阵列的区执行一或多个写入操作，控制器可操作以从缓冲器检索一或多个写入命令且在第一持续时间之后执行一或多个写入操作。在一些实例中，控制器可操作以在第一持续时间期间从主机装置接收一或多个写入命令，且基于在第一持续时间内抑制将信息写入到存储器阵列的区而确定对存储器阵列的第二区执行对应于一或多个写入命令的写入操作。
136.在一些实例中，控制器可操作以基于在其内执行所述数量的写入操作的第二持续时间或执行所述数量的写入操作的速率而确定第一持续时间。在一些实例中，控制器可操作以在用于抑制将信息写入到存储器阵列的区的第一持续时间的至少一部分期间允许对所述区的读取操作。
137.在一些实例中，控制器可操作以基于识别写入操作的数量满足阈值而发信号向主机装置通知第一持续时间内的写入模式的指示。在一些实例中，存储器单元中的每一者包含相应硫属化物材料元件。在一些实例中，控制器可操作以在第一持续时间内将写入操作引导到存储器阵列的第二区。在一些实例中，控制器可操作以识别在其内执行所述数量的写入操作的持续时间满足阈值。在一些实例中，控制器可操作以识别执行所述数量的写入操作的速率满足阈值。
138.在一些实例中，控制器可操作以识别与所述数量的写入操作相关联的加热速率满足阈值。在一些实例中，控制器可操作以基于在其内执行所述数量的写入操作的持续时间或执行所述数量的写入操作的速率而确定第一持续时间。在一些实例中，控制器可操作以在抑制执行写入操作时抑制对存储器阵列的区执行读取操作。在一些实例中，存储器单元中的每一者包含相应材料存储器元件。在一些实例中，存储器单元中的每一者可操作以基于存储器单元的相应材料的原子配置而存储逻辑状态。在一些实例中，存储器单元中的每一者可操作以基于存储器单元的相应材料的阈值电压而存储逻辑状态。
139.描述一种设备。设备可包含可操作以与存储器装置耦合的主机装置及控制器。控制器可操作以识别对存储器装置的存储器阵列的区执行的写入操作的数量满足阈值，基于写入操作的数量满足阈值而在第一持续时间内禁止将信息写入到存储器阵列的区，且基于在第一持续时间内禁止将信息写入到存储器阵列的区而执行一或多个写入操作。
140.在一些实例中，控制器可操作以将存储器装置在第一持续时间内抑制将信息写入到存储器阵列的区的指示传输到存储器装置。在一些实例中，控制器可操作以将一或多个
写入命令存储于写入缓冲器中，且在第一持续时间之后将所述一或多个写入命令传输到存储器装置。
141.在一些实例中，控制器可操作以基于在第一持续时间期间禁止写入信息而确定对存储器阵列的第二区执行一或多个写入操作，且基于确定对存储器阵列的第二区执行一或多个写入操作而传输用于存储器阵列的第二区的一或多个写入命令。在一些实例中，控制器可操作以基于在第一持续时间期间禁止写入信息而确定对第二存储器装置执行一或多个写入操作，且基于确定对第二存储器装置执行一或多个写入操作而将一或多个写入命令传输到第二存储器装置。
142.在一些实例中，控制器可操作以识别在第二持续时间期间执行的写入操作的数量满足阈值。在一些实例中，控制器可操作以基于在其内执行所述数量的写入操作的第二持续时间或执行所述数量的写入操作的速率而确定第一持续时间。在一些实例中，控制器可操作以在禁止写入操作时禁止对存储器阵列的区的读取操作。在一些实例中，控制器可操作以在禁止写入操作时允许对存储器阵列的区的读取操作。
143.在一些实例中，控制器可操作以识别执行所述数量的写入操作的速率满足阈值。在一些实例中，控制器可操作以识别与所述数量的写入操作相关联的加热速率满足阈值。在一些实例中，控制器可操作以基于识别写入操作的数量满足阈值而发信号向存储器装置通知第一持续时间内的写入模式的指示。
144.在一些实例中，控制器可操作以向存储器装置指示主机装置可禁止写入操作。在一些实例中，控制器可操作以向存储器装置指示存储器阵列的区。在一些实例中，控制器可操作以识别执行所述数量的写入操作的速率满足阈值。
145.描述一种系统。系统可包含主机装置及包括具有多个存储器单元的至少一个存储器阵列的存储器装置。系统可操作以在存储器装置处识别对存储器装置的存储器阵列的区执行的写入操作的数量满足阈值，至少部分基于识别对存储器阵列的区执行的写入操作的数量满足阈值从存储器装置发信号向主机装置通知存储器阵列的区在第一持续时间内不可用于写入操作，且在主机装置处至少部分基于接收存储器阵列的区在第一持续时间内不可用于写入操作的信令而禁止对存储器阵列的区执行写入操作。
146.在系统的一些实例中，系统可操作以至少部分基于禁止对存储器阵列的区执行写入操作而将一或多个写入命令存储于主机装置的写入缓冲器中，且在第一持续时间之后将一或多个写入命令从主机装置传输到存储器装置。在系统的一些实例中，系统可操作以在主机装置处至少部分基于禁止对存储器阵列的区执行写入操作而确定对存储器阵列的第二区执行写入操作，且至少部分基于确定对存储器阵列的第二区执行写入操作而将用于存储器阵列的第二区的一或多个写入命令从主机装置传输到存储器装置。
147.在系统的一些实例中，系统可操作以在主机装置处至少部分基于禁止对存储器阵列的区执行写入操作而确定对第二存储器装置执行写入操作，且至少部分基于确定对第二存储器装置执行写入操作而将一或多个写入命令从主机装置传输到第二存储器装置。在系统的一些实例中，系统可操作以至少部分基于在其内执行所述数量的写入操作的第二持续时间或执行所述数量的写入操作的速率而确定第一持续时间。
148.在系统的一些实例中，为识别写入操作的数量满足阈值，存储器装置可操作以识别在其内执行所述数量的写入操作的持续时间满足阈值。在系统的一些实例中，为识别写
入操作的数量满足阈值，存储器装置可操作以识别执行所述数量的写入操作的速率满足阈值。在系统的一些实例中，为识别写入操作的数量满足阈值，存储器装置可操作以识别与所述数量的写入操作相关联的加热速率满足阈值。
149.在系统的一些实例中，多个存储器单元中的每一者包括相应材料存储器元件。在系统的一些实例中，多个存储器单元中的每一者包括相应硫属化物材料元件。在系统的一些实例中，存储器单元中的每一者可操作以至少部分基于存储器单元的相应材料的原子配置而存储逻辑状态。在系统的一些实例中，存储器单元中的每一者可操作以至少部分基于存储器单元的相应材料的阈值电压而存储逻辑状态。
150.本文中描述的信息及信号可使用各种不同技术及科技中的任一者表示。举例来说，在整个以上描述中可引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合表示。一些图可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，信号可表示信号总线，其中总线可具有多种位宽度。
151.术语“电子通信”、“导电接触”、“连接”及“耦合”可指组件之间支持组件之间的信号流动的关系。如果在组件之间存在可在任何时间支持组件之间的信号流动的任何导电路系统径，那么认为组件彼此电子通信(或彼此导电接触或彼此连接或彼此耦合)。在任何给定时间，彼此电子通信(或彼此导电接触或彼此连接或彼此耦合)的组件之间的导电路系统径可基于包含经连接组件的装置的操作为开路或闭路。经连接组件之间的导电路系统径可为组件之间的直接导电路系统径，或经连接组件之间的导电路系统径可为可包含中间组件(例如开关、晶体管或其它组件)的间接导电路系统径。在一些实例中，在一段时间内可例如使用一或多个中间组件(例如开关或晶体管)中断经连接组件之间的信号流动。
152.术语“耦合”指从组件之间的开路关系(其中信号目前不能通过导电路系统径在组件之间传递)移动到组件之间的闭路关系(其中信号能够通过导电路系统径在组件之间传递)的状态。当例如控制器的组件将其它组件耦合在一起时，组件引发允许信号通过先前不允许信号流动的导电路系统径在其它组件之间流动的改变。
153.术语“隔离”指组件之间的一种关系，其中信号目前不能在组件之间流动。如果在其之间存在开路，那么组件彼此隔离。举例来说，当开关断开时，通过定位在组件之间的开关分离的两个组件彼此隔离。当控制器隔离两个组件时，控制器带来防止信号使用先前准许信号流动的导电路系统径在组件之间流动的变化。
154.本文中使用的术语“层”或“层阶”指代几何结构(例如，相对于衬底)的层或片状物。每一层或层阶可具有三个维度(例如，高度、宽度及深度)且可覆盖表面的至少一部分。举例来说，层或层阶可为其中两个维度大于第三维度的三维结构，例如，薄膜。层或层阶可包含不同元件、组件及/或材料。在一些实例中，一个层或层阶可由两个或更多个子层或子层阶构成。
155.如本文中使用，术语“电极”可指代电导体，且在一些实例中，可用作与存储器单元或存储器阵列的其它组件的电触点。电极可包含在存储器阵列的元件或组件之间提供导电路系统径的迹线、导线、导电线、导电层或类似物。
156.本文论述的装置，包含存储器阵列，可经形成在半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情况中，衬底是半导体晶片。在其它实例中，衬底可为绝缘体
上硅(soi)衬底，例如玻璃上硅(sog)或蓝宝石上硅(sop)或另一衬底上的半导体材料外延层。衬底或衬底的子区域的导电性可通过使用各种化学物种(包含(但不限于)磷、硼或砷)进行掺杂控制。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法而执行。
157.本文中论述的开关组件或晶体管可表示场效晶体管(fet)，且包括包含源极、漏极及栅极的三端子装置。端子可通过导电材料(例如金属)连接到其它电子元件。源极及漏极可为导电的且可包括重掺杂(例如简并)半导体区域。源极及漏极可通过轻掺杂半导体区域或沟道分离。如果沟道是n型(即，多数载子是信号)，那么fet可称为n型fet。如果沟道是p型(即，多数载子是空穴)，那么fet可称为p型fet。沟道可由绝缘栅极氧化物覆盖。沟道导电性可通过将电压施加到栅极来控制。举例来说，分别将正电压或负电压施加到n型fet或p型fet可导致沟道变成导电的。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“取消激活”。
158.本文中陈述的描述连同附图描述实例配置且并不代表可实施或在权利要求书的范围内的所有实例。本文中使用的术语“示范性”意味着“用作实例、例子或说明，而非“优选的”或“优于其它实例”。具体实施方式包含用于提供对所描述技术的理解的特定细节。然而，可在没有这些具体细节的情况下实践这些技术。在一些例子中，以框图形式展示众所周知的结构及装置，以避免模糊所描述实例的概念。
159.在附图中，类似组件或特征可具有相同的参考标记。此外，可通过在参考标记之后加上连字符及在类似组件当中进行区分的第二标记而区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，那么所述描述适用于具有相同第一参考标记的类似组件中的任一者，而与第二参考标记无关。
160.可使用各种不同科技及技术中的任一者来表示本文中描述的信息及信号。举例来说，可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合表示可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片。
161.结合本文中的公开内容描述的各种说明性框及模块可用通用处理器、dsp、asic、fpga或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或经设计以执行本文中描述的功能的其任何组合来实施或执行。通用处理器可为微处理器，但在替代例中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可被实施为计算装置的组合(例如，dsp与微处理器的组合、多个微处理器、结合dsp核心的一或多个微处理器，或任何其它此配置)。
162.可在硬件、由处理器执行的软件、固件或其任何组合中实施本文中描述的功能。如果在由处理器执行的软件中实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案在本公开及随附权利要求书的范围内。举例来说，归因于软件的性质，可使用由处理器执行的软件、硬件、固件、硬接线或这些中的任何者的组合来实施上文描述的功能。实施功能的特征还可物理上定位在各种位置处，包含经分布使得在不同物理位置处实施功能的部分。而且，如本文中使用，包含权利要求书中的内容，项目列表(例如，以例如
“…
中的至少一者”或
“…
中的一或多者”的短语开头的项目列表)中所使用的“或”指示包含列表，使得(例如)a、b或c中的至少一者的列表意
味着a或b或c或ab或ac或bc或abc(即，a及b及c)。而且，如本文中使用，短语“基于”不应被解释为对一组封闭条件的引用。举例来说，被描述为“基于条件a”的示范性步骤可为基于条件a及条件b两者而不脱离本公开的范围。换句话说，如本文中使用，短语“基于”应以与短语“至少部分基于”相同的方式来解释。
163.提供本文中的描述以使所属领域的技术人员能够制作或使用本公开。所属领域的技术人员将明白对本公开的各种修改，且在不脱离本公开的范围的情况下，本文中定义的一般原理可应用到其它变动。因此，本公开不限于本文中描述的实例及设计，而是应符合与本文中公开的原理及新型特征一致的最广范围。