集成采样结构的垂直型半导体结构及其制作方法与流程

技术特征：
1.一种集成采样结构的垂直型半导体结构，其特征在于，包括：垂直型半导体结构原胞，包括：第一n型基区、伸入所述第一n型基区内的p型阱区、自所述p型阱区伸入所述第一n型基区的控制区、位于所述p型阱区上部的p型欧姆接触区与n型源区，所述n型源区位于所述p型欧姆接触区的两侧，以及位于所述第一n型基区下方的第一n型缓冲层；采样原胞，包括：第二n型基区、伸入所述第二n型基区内的第一p型扩散区与第二p型扩散区，所述第一p型扩散区与所述第二p型扩散区之间形成电子通道、位于所述电子通道上部的n型欧姆接触区，以及位于第二n型基区下方的第二n型缓冲层；控制电极，连接于所述垂直型半导体结构原胞的控制区；第一电极，连接于所述垂直型半导体结构原胞的p型欧姆接触区与n型源区，以及所述采样原胞的第一p型扩散区与第二p型扩散区；第二电极，连接于所述垂直型半导体结构原胞的第一n型缓冲层与所述采样原胞的第二n型缓冲层；采样电极，连接于所述采样原胞的n型欧姆接触区。2.根据权利要求1所述的集成采样结构的垂直型半导体结构，其特征在于，所述垂直型半导体结构为igbt，所述第一电极为发射极；所述igbt原胞还包括：位于所述第一n型缓冲层下方的第一p型集电区，所述采样原胞还包括：位于所述第二n型缓冲层下方的第二p型集电区；所述第二电极为集电极，连接于所述igbt半导体结构原胞的第一p型集电区与所述采样原胞的第二p型集电区。3.根据权利要求1所述的集成采样结构的垂直型半导体结构，其特征在于，所述垂直型半导体结构为vdmos，所述第一电极为源极，所述第二电极为漏极。4.根据权利要求1所述的集成采样结构的垂直型半导体结构，其特征在于，还包括：采样电阻，连接于所述采样电极与所述第一电极之间。5.根据权利要求1所述的集成采样结构的垂直型半导体结构，其特征在于，所述垂直型半导体结构原胞具有并联的多个，所述采样原胞具有并联的多个。6.根据权利要求1至5任一项所述的集成采样结构的垂直型半导体结构，其特征在于，所述第二n型基区内具有第一扩散阻挡区与第二扩散阻挡区，所述第一扩散阻挡区与所述第二扩散阻挡区分别邻接所述电子通道；所述第一p型扩散区位于所述第一扩散阻挡区远离所述电子通道的一侧，所述第二p型扩散区位于所述第二扩散阻挡区远离所述电子通道的一侧。7.根据权利要求6所述的集成采样结构的垂直型半导体结构，其特征在于，所述第一扩散阻挡区与所述第二扩散阻挡区包括：导电材料区与位于所述导电材料区的侧壁的绝缘材料层。8.根据权利要求7所述的集成采样结构的垂直型半导体结构，其特征在于，所述导电材料区与所述第一电极电连接。9.根据权利要求6所述的集成采样结构的垂直型半导体结构，其特征在于，所述第一扩散阻挡区与所述第二扩散阻挡区包括：绝缘材料区与位于所述绝缘材料区的侧壁的绝缘材料层。10.一种集成采样结构的垂直型半导体结构的制作方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括n型基区，所述n型基区包括第一n型基区与第二n型基区，所述第一n型基区用于形成垂直型半导体结构原胞，所述第二n型基区用于形成采样原胞；在所述第一n型基区形成第一沟槽，在所述第一沟槽内形成控制区；在所述第一n型基区内形成p型阱区，所述p型阱区伸入所述第一n型基区的深度小于所述第一沟槽的深度；在所述第二n型基区内形成第一p型扩散区与第二p型扩散区，所述第一p型扩散区与所述第二p型扩散区之间形成电子通道；在所述p型阱区的上部形成p型欧姆接触区与n型源区，所述n型源区位于所述p型欧姆接触区的两侧；在所述电子通道的上部形成n型欧姆接触区；在所述第一n型基区下方形成第一n型缓冲层；在所述第二n型基区下方形成第二n型缓冲层；在所述控制区上形成控制电极；在所述p型欧姆接触区、所述n型源区、所述第一p型扩散区以及所述第二p型扩散区上形成第一电极；在所述n型欧姆接触区上形成采样电极；在所述第一n型缓冲层与所述第二n型缓冲层上形成第二电极。11.根据权利要求10所述的集成采样结构的垂直型半导体结构的制作方法，其特征在于，在所述p型阱区的上部形成n型源区与在所述电子通道的上部形成n型欧姆接触区在同一工序中进行；和/或在所述第一n型基区下方形成第一n型缓冲层与在所述第二n型基区下方形成第二n型缓冲层在同一工序中进行；和/或在所述控制区上形成控制电极，在所述p型欧姆接触区、所述n型源区、所述第一p型扩散区以及所述第二p型扩散区上形成第一电极，在所述n型欧姆接触区上形成采样电极在同一工序中进行。12.根据权利要求10所述的集成采样结构的垂直型半导体结构的制作方法，其特征在于，所述垂直型半导体结构为igbt，所述第一电极为发射极；所述制作方法还包括：在所述第一n型缓冲层下方形成第一p型集电区，同时在所述第二n型缓冲层下方形成第二p型集电区；所述第二电极为集电极，连接于所述igbt半导体结构原胞的第一p型集电区与所述采样原胞的第二p型集电区。13.根据权利要求10所述的集成采样结构的垂直型半导体结构的制作方法，其特征在于，所述垂直型半导体结构为vdmos，所述第一电极为源极，所述第二电极为漏极。14.根据权利要求10所述的集成采样结构的垂直型半导体结构的制作方法，其特征在于，在所述第二n型基区内形成第一p型扩散区与第二p型扩散区步骤前，在所述第二n型基区内分别形成第一扩散阻挡区与第二扩散阻挡区，所述第一扩散阻挡区与所述第二扩散阻挡区分别邻接所述电子通道。15.根据权利要求14所述的集成采样结构的垂直型半导体结构的制作方法，其特征在于，在所述第二n型基区内分别形成第一扩散阻挡区与第二扩散阻挡区包括：在所述第二n型基区形成第二沟槽与第三沟槽，在所述第二沟槽内形成第一扩散阻挡区，在所述第三沟槽内形成第二扩散阻挡区。16.根据权利要求15所述的集成采样结构的垂直型半导体结构的制作方法，其特征在于，在所述第一n型基区形成第一沟槽与在所述第二n型基区形成第二沟槽与第三沟槽在同
一工序中进行；在所述第一沟槽内形成控制区、在所述第二沟槽内形成第一扩散阻挡区，以及在所述第三沟槽内形成第二扩散阻挡区在同一工序中进行。

技术总结
本发明提供了一种集成采样结构的垂直型半导体结构及其制作方法，集成采样结构的垂直型半导体结构包括：垂直型半导体结构原胞、采样原胞、控制电极、第一电极、第二电极及采样电极。根据本发明的实施例，一则，采样电极可对第一电极与第二电极之间的电压差进行实时采样；采样原胞的第一/二P型扩散区与第二N型基区之间都形成PN结，该PN结形成了阻挡采样电极端电子发射的势垒，因而，将采样电极的电压信号输入到保护电路，保护电路在同时判断垂直型半导体结构原胞处于打开状态时，可安全快速检测垂直型半导体结构是否处于退饱和状态。二则，在采样电极与第一电极之间串联采样电阻，采样电极正电压会增大该势垒高度，可保证采样原胞稳定工作。定工作。定工作。


技术研发人员：贾鹏飞 芮强 李巍
受保护的技术使用者：无锡华润华晶微电子有限公司
技术研发日：2021.06.04
技术公布日：2022/12/5